[发明专利]一种阵列基板的制备方法以及阵列基板

说明书

本申请实施例公开了一种阵列基板的制备方法以及阵列基板，阵列基板的制备方法包括以下制备步骤：提供一基板；在基板上制备一层金属材料，图案化金属材料形成第一金属层；在基板上制备第一绝缘层；在第一绝缘层上制备半导体层；在第一绝缘层和半导体层上制备一层叠层金属材料，叠层金属材料包括第一金属材料和第二金属材料；在叠层金属材料上制备一层光阻层，图案化光阻层形成第一光阻单元和第二光阻单元；刻蚀第二金属材料；加热第一光阻单元和第二光阻单元直至第一光阻单元和第二光阻单元部分融化，第一光阻单元和第二光阻单元覆盖剩余第二金属材料的侧壁；刻蚀第一金属材料；去除第一光阻单元二和第二光阻单元。

技术领域

本申请涉及显示领域，具体涉及一种阵列基板的制备方法以及阵列基板。

背景技术

目前，50UHD(超高清)沟道实做值AEI（After Etch Interval，刻蚀后检测） 为4.5～5.0μm宽度，无法满足50UHD电源产品充电率≥90%需求。TFT Channel length（沟道长度）从4.5μm缩减至3.5μm，在实现M2金属减薄（5500→4000）Cost down（降低成本）的同时，确保TFT Ion（开态电流）提升23%，满足50UHD 电源产品充电率达到90%需求。

USC TFT器件技术开发，M2 Wet Etch 为防止工艺波动导致第二金属材料（铜、铝）和第一金属材料（钼钛、钼）残留，过量刻蚀超过25%，同时因为第二金属材料刻蚀速率快，第一金属材料刻蚀速率慢，第一金属层刻蚀总时间远大于只刻蚀完第二金属材料（Cu、Al）所需时间，导致第一金属层刻蚀量偏大，沟道长度过大。

发明内容

本申请实施例提供一种阵列基板的制备方法以及阵列基板，可以解决现有技术中阵列基板的沟道过长的技术问题。

本申请实施例提供一种阵列基板的制备方法，包括以下制备步骤：

提供一基板；

在所述基板上制备第一金属层；

在所述基板上制备第一绝缘层，所述第一绝缘层覆盖所述第一金属层；

在所述第一绝缘层上制备一层半导体材料，图案化所述半导体材料形成半导体层，所述半导体层对应设于所述第一金属层上方；

在所述第一绝缘层和所述半导体层上制备一层叠层金属材料，所述叠层金属材料包括第一金属材料和第二金属材料；

在所述叠层金属材料上制备一层光阻层，图案化所述光阻层形成第一光阻单元和第二光阻单元，所述第一光阻单元和所述第二光阻单元间隔设置且分别对应所述半导体层的相对两端；

刻蚀裸露于所述第一光阻单元和所述第二光阻单元外的所述第二金属材料；

加热所述第一光阻单元和所述第二光阻单元直至所述第一光阻单元和所述第二光阻单元部分融化，所述第一光阻单元和所述第二光阻单元覆盖剩余第二金属材料的侧壁；

刻蚀裸露于所述第一光阻单元和所述第二光阻单元外的所述第一金属材料；

去除所述第一光阻单元二和所述第二光阻单元。

可选的，在本申请的一些实施例中，通过烘箱加热所述第一光阻单元和所述第二光阻单元，所述烘箱的加热温度为150°～250°，加热时间为1min～10min。

可选的，在本申请的一些实施例中，所述第一金属材料为钼、钛、钼钛合金中的至少一种。

可选的，在本申请的一些实施例中，所述第一金属层材料的厚度为100～500埃，所述第二金属层材料的厚度为4000～6000埃。

可选的，在本申请的一些实施例中，所述第二金属材料为铜、银、金、铝中的至少一种。