[发明专利]解码方法、存储器存储装置及存储器控制电路单元

说明书

本发明提供一种解码方法、存储器存储装置及存储器控制电路单元。所述方法包括：启动解码电路，其支援多个解码模式，所述多个解码模式分别对应一临界值，且所述临界值的分布对应于所述多个解码模式的错误更正能力；从可复写式非易失性存储器模块中读取第一数据；由所述解码电路对所述第一数据执行第一解码操作；根据所述第一解码操作的执行结果获得解码参数；以及根据所述解码参数与所述临界值之间的相对数值关系，由所述解码电路基于所述多个解码模式中的第一解码模式对所述第一数据执行第二解码操作。由此，可提升解码效率。

技术领域

本发明涉及一种解码方法、存储器存储装置及存储器控制电路单元。

背景技术

移动电话、平板计算机及笔记本计算机在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatile memory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

为了确保数据的正确性，存储在可复写式非易失性存储器模块中的数据可能经过编码。当从可复写式非易失性存储器模块读取数据时，所读取的数据可被解码以更正错误。然而，如何在解码电路的错误更正能力与解码速度之间取得平衡，实为相关领域的技术人员所致力研究的课题之一。

发明内容

本发明提供一种解码方法、存储器存储装置及存储器控制电路单元，可提升解码效率。

本发明的范例实施例提供一种解码方法，其用于可复写式非易失性存储器模块，所述解码方法包括：启动解码电路，其中所述解码电路支援多个解码模式，所述多个解码模式分别对应一临界值，且所述临界值的分布对应于所述多个解码模式的错误更正能力；从所述可复写式非易失性存储器模块中读取第一数据；由所述解码电路对所述第一数据执行第一解码操作；根据所述第一解码操作的执行结果获得解码参数；以及根据所述解码参数与所述临界值之间的相对数值关系，由所述解码电路基于所述多个解码模式中的第一解码模式对所述第一数据执行第二解码操作。

在本发明的一范例实施例中，所述解码参数与所述第一数据的比特错误率有关。

在本发明的一范例实施例中，根据所述第一解码操作的所述执行结果获得所述解码参数的步骤包括：根据所述第一解码操作的所述执行结果获得校验向量，其中所述校验向量包括多个校验子；以及根据所述多个校验子的总和获得所述解码参数。

在本发明的一范例实施例中，根据所述解码参数与所述临界值之间的所述相对数值关系，由所述解码电路基于所述多个解码模式中的所述第一解码模式对所述第一数据执行所述第二解码操作的步骤包括：比较所述解码参数与所述临界值；以及根据比较结果，从所述多个解码模式中决定所述第一解码模式。

在本发明的一范例实施例中，所述第一解码模式对应第一临界值，且根据所述解码参数与所述临界值之间的所述相对数值关系，由所述解码电路基于所述多个解码模式中的所述第一解码模式对所述第一数据执行所述第二解码操作的步骤包括：响应于所述解码参数小于所述第一临界值，由所述解码电路基于所述第一解码模式对所述第一数据执行所述第二解码操作。

在本发明的一范例实施例中，由所述解码电路基于所述第一解码模式对所述第一数据执行所述第二解码操作的步骤包括：响应于所述解码参数大于所述多个解码模式中的第二解码模式所对应的第二临界值，由所述解码电路跳过所述第二解码模式而基于所述第一解码模式对所述第一数据执行所述第二解码操作，其中所述第二临界值小于所述第一临界值，且所述第二解码模式的错误更正能力低于所述第一解码操作的错误更正能力。

在本发明的一范例实施例中，所述的解码方法还包括：在基于所述第一解码模式对所述第一数据执行所述第二解码操作后，根据所述第二解码操作的执行结果调整所述第一解码模式所对应的第一临界值。