[发明专利]MOS器件及其制备方法

说明书

本发明提供一种MOS器件及其制备方法，其中制备方法包括：提供第一基底、埋型氧化层和第二基底；形成栅极结构；执行离子注入工艺以形成halo区，其中，栅极结构往第二基底所在的平面上的水平投影与halo区存在交叠；形成保护氧化层；形成第一侧墙；执行离子注入工艺以形成轻掺杂漏区；形成第二侧墙；形成源极和漏极。本申请在形成栅极结构之后，直接进行Halo注入；形成保护氧化层和第一侧墙后再LDD注入。通过保护氧化层和第一侧墙将LDD注入和Halo注入分开，使得halo区与阱区的交界位置到LDD区与halo区的交界位置的间距更大，可以降低LDD/halo结的梯度，从而降低结中的电场，降低GIDL电流。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种MOS器件及其制备方法。

背景技术

开关管DMOS(Double-diffused MOS)由于具有耐高压，大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。

在LDMOS(Lateral Double-diffused MOS)器件中，导通电阻R_sp、击穿电压BV，关态漏电流I_off是LDMOS器件的重要参数指标，其中，关态漏电流中，有一种类型是GIDL(Gate induced drain leakage，栅致漏极泄漏)。如何获得更高的击穿电压，更低的R_sp以及更低的关态漏电流可以提高LDMOS器件产品的竞争力。

目前PD-SOI工艺中现有低压段的开关器件结构中，现有工艺的LDD和Halo工艺是同时注入的，形成的LDD和Halo的形貌，Halo注入形成的范围将LDD完全包住。GIDL的产生于LDD和Halo形成的结处，优化该结(junction)就是可以优化GIDL，但是现有器件结构中的Halo注入区域较窄，因此LDD区域和Halo注入区域的掺杂都很浓，导致器件的junction的表面容易产生较高的GIDL电流。

发明内容

本申请提供了一种MOS器件及其制备方法，可以解决器件的junction的表面容易产生较高的GIDL电流的问题。

一方面，本申请实施例提供了一种MOS器件的制备方法，包括：

提供一衬底，所述衬底包括：依次堆叠的第一基底、埋型氧化层和第二基底；所述第二基底中形成有浅沟槽隔离结构和位于所述浅沟槽隔离结构之间的阱区；所述第二基底上形成有依次堆叠的栅氧化层和多晶硅层；

刻蚀所述多晶硅层和所述栅氧化层至所述第二基底表面以得到栅极结构，同时，露出源漏区域；

对所述源漏区域执行离子注入工艺以在所述阱区中形成halo区，其中，所述栅极结构往所述第二基底所在的平面上的水平投影与所述halo区存在交叠；

形成保护氧化层，所述保护氧化层覆盖所述栅极结构的侧壁和上表面；

形成第一侧墙，所述第一侧墙位于所述保护氧化层侧的所述源漏区域表面；

对所述源漏区域执行离子注入工艺以在所述halo区中形成轻掺杂漏区，其中，所述轻掺杂漏区远离所述栅极结构底部的阱区；

形成第二侧墙，所述第二侧墙位于所述第一侧墙侧的所述源漏区域表面；

对所述源漏区域执行离子注入工艺以在所述轻掺杂漏区中分别形成源极和漏极。

可选的，在所述MOS器件的制备方法中，所述栅极结构往所述第二基底所在的平面上的水平投影与所述halo区的交叠区域的横向尺寸为

可选的，在所述MOS器件的制备方法中，采用热氧化工艺对所述栅极结构的侧壁和上表面进行氧化以形成所述保护氧化层。

可选的，在所述MOS器件的制备方法中，对所述源漏区域执行离子注入工艺以在所述轻掺杂漏区中分别形成源极和漏极之后，所述MOS器件的制备方法还包括：