[发明专利]一种低阈值电压CMOS器件的省版方法

说明书

本申请提供一种低阈值电压CMOS器件的省版方法，包括：提供一衬底，在衬底中形成埋层；在衬底上形成外延层；在外延层上涂覆光刻胶；调用BCD工艺平台中的具有漏极漂移区图案的掩模版；使用该掩模版将漏极漂移区图案转移至光刻胶中；以该光刻胶为掩模，实施一离子注入，在外延层中形成低压阱区。根据本申请，可以不增加新的具有低压阱区图案的掩模版，从而降低制造成本。

技术领域

本申请涉及半导体技术领域，具体涉及一种低阈值电压CMOS器件的省版方法。

背景技术

低阈值电压CMOS器件是半导体领域中常用的器件结构，制造低阈值电压CMOS器件的过程中，需要利用掩模版在衬底上形成具有低压阱区图案的光刻胶，然后，使用该光刻胶为掩模，在衬底中形成低压阱区。

当低阈值电压CMOS器件与其它半导体器件集成在同一芯片时，需要增加新的掩模版用于在衬底中形成低压阱区，不利于缩短工艺周期和降低制造成本。

发明内容

为实现上述目的及其它相关目的，本申请提供一种低阈值电压CMOS器件的省版方法，包括：

提供一衬底，在衬底中形成埋层；

在衬底上形成外延层；

在外延层上涂覆光刻胶；

调用BCD工艺平台中的具有漏极漂移区图案的掩模版；

使用该掩模版将漏极漂移区图案转移至光刻胶中；

以该光刻胶为掩模，实施一离子注入，在外延层中形成低压阱区。

优选的，对于低阈值电压NMOS器件，调用BCD工艺平台中的具有P型漏极漂移区图案的掩模版。

优选的，对于低阈值电压PMOS器件，调用BCD工艺平台中的具有N型漏极漂移区图案的掩模版。

优选的，对于低阈值电压NMOS器件，埋层为P型埋层。

优选的，对于低阈值电压PMOS器件，埋层为N型埋层。

优选的，对于低阈值电压NMOS器件，低压阱区为低压P型阱区。

优选的，对于低阈值电压PMOS器件，低压阱区为低压N型阱区。

如上所述，本申请提供的一种低阈值电压CMOS器件的省版方法，具有以下有益效果：调用BCD工艺平台中的具有漏极漂移区图案的掩模版形成低阈值电压CMOS器件的低压阱区，可以不增加新的具有低压阱区图案的掩模版，从而降低制造成本。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。

图1显示为现有技术提供的一种低阈值电压NMOS器件的剖面结构示意图；

图2显示为现有技术提供的一种LDMOS器件的剖面结构示意图；

图3显示为本申请实施例提供的一种低阈值电压CMOS器件的省版方法的流程图。

具体实施方式

以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其它优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。