[发明专利]半导体存储器件和操作半导体存储器件的方法

说明书

一种半导体存储器件包括缓冲器管芯和多个存储器管芯。多个存储器管芯内的一个存储器管芯中的纠错码(ECC)引擎对主数据执行RS编码以生成奇偶校验数据，并使用奇偶校验检查矩阵对主数据和奇偶校验数据执行RS解码。奇偶校验检查矩阵包括子矩阵，并且子矩阵中的每一个与两个不同的符号相对应。子矩阵中的每一个包括两个单位子矩阵和两个相同的α矩阵，两个单位子矩阵设置在子矩阵的第一对角方向上，并且两个相同的α矩阵设置在第二对角方向上。奇偶校验检查矩阵的第y行中的高电平值元素的数量与第(y+p)行中的高电平值元素的数量相同。

相关申请的交叉引用

本申请要求2021年11月30日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2021-0168234的优先权，其公开内容通过引用整体并入本文。

技术领域

示例实施例涉及存储器，并且更具体地，涉及能够增强性能的半导体存储器件和操作半导体存储器件的方法。

背景技术

可以在最近的存储器系统中被用作存储设备的半导体存储器的容量和速度都在增加。此外，正在进行各种尝试以在更小的空间内安装具有更大容量的存储器并有效地操作该存储器。

近来，为了增加半导体存储器的集成度，应用包括多个堆叠存储器芯片的3维(3D)结构来代替2维(2D)结构。基于对高集成度和大容量存储器的需求，已经开发了采用3D堆叠结构的存储器芯片以便提高存储器的容量、通过减小半导体芯片的尺寸来提高集成度、并降低制造半导体芯片的成本的结构。

发明内容

一些示例实施例提供了一种能够减少与计算纠错码(ECC)引擎的校验子和奇偶校验数据相关联的延迟的半导体存储器件。

一些示例实施例提供了一种操作能够减少与计算纠错码(ECC)引擎的校验子和奇偶校验数据相关联的延迟的半导体存储器件的方法。

根据一些示例实施例，半导体存储器件包括缓冲器管芯和多个存储器管芯。缓冲器管芯与外部设备通信。多个存储器管芯堆叠在缓冲器管芯上并通过多个基板通孔连接到缓冲器管芯。多个存储器管芯中的每一个包括存储器单元阵列和纠错码(ECC)引擎。存储器单元阵列包括耦接到多条字线和多条位线的多个易失性存储器单元。ECC引擎使用奇偶校验生成矩阵对要存储在存储器单元阵列的目标页中的主数据执行里德-所罗门(RS)编码以生成奇偶校验数据，并使用奇偶校验检查矩阵对从目标页读取的主数据和奇偶校验数据执行RS解码来以符号为单位校正主数据的错误。奇偶校验检查矩阵包括第一部分和第二部分。第一部分包括多个子矩阵，并且多个子矩阵中的每一个与主数据中多个符号中的两个不同符号相对应。第二部分与奇偶校验数据相关联。多个子矩阵中的每一个包括两个单位子矩阵和两个相同的α矩阵，两个单位子矩阵设置在子矩阵的第一对角方向上，并且两个相同的α矩阵设置在与子矩阵的第一对角方向交叉的第二对角方向上。每个单位子矩阵和每个α矩阵包括p×p个元素，p是大于一的自然数且p与多个符号中的每一个符号内的数据比特的数量相对应。奇偶校验检查矩阵的第y行中的高电平值元素(high-1evel valueelement)的数量与奇偶校验检查矩阵的第(y+p)行中的高电平值元素的数量相同，并且y是等于或小于p的自然数。