[发明专利]非易失性存储装置

说明书

一种非易失性存储装置包括存储块和控制电路。所述存储块包括多个单元串，其中，所述多个单元串中的每一个单元串包括在垂直方向上串联连接并设置在位线与公共源极线之间的串选择晶体管、多个存储单元和接地选择晶体管。所述控制电路在对目标存储单元的编程操作期间基于编程循环序数与参考序数的比较来调整施加到选定字线的通道晶体管的栅极的高电压的电平，使得所述高电压与施加到所述通道晶体管的漏极的编程电压之间的电压差在所述多个编程循环的至少一部分编程循环中不同。

相关申请的交叉引用

本申请要求于2021年11月4日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2021-0150267的优先权，该韩国专利申请的公开内容通过引用整体地并入本文。

技术领域

示例实施例通常涉及存储装置，并且更具体地涉及非易失性存储装置。

背景技术

用于存储数据的半导体存储装置可以被分类成易失性存储装置和非易失性存储装置。诸如动态随机存取存储器(DRAM)装置的易失性存储装置通常被配置为通过对存储单元中的电容器进行充电或放电来存储数据，并且在电源被关闭时丢失所存储的数据。即使电源被关闭，诸如闪速存储装置的非易失性存储装置也可以维持所存储的数据。易失性存储装置被广泛地用作各种设备的主存储器，然而非易失性存储装置被广泛地用于在诸如计算机、移动装置的各种电子装置中存储程序代码和/或数据。

最近，已研发了诸如垂直NAND存储装置的三维结构的非易失性存储装置以提高非易失性存储装置的集成度和存储容量。随着集成度和存储容量的增加，非易失性存储装置的操作性能可能退化。

发明内容

一些示例实施例可以提供一种能够通过调整施加到通道晶体管的栅极的高电压的电平来增强编程操作的性能的非易失性存储装置。

一些示例实施例可以提供一种能够通过调整施加到通道晶体管的栅极的高电压的电平来增强擦除操作的性能的非易失性存储装置。

一些示例实施例可以提供一种能够通过调整施加到通道晶体管的栅极的高电压的电平来增强读取操作的性能的非易失性存储装置。

根据一些示例实施例，一种非易失性存储装置包括至少一个存储块和控制电路。所述至少一个存储块中的每一个存储块包括多个单元串，并且所述多个单元串中的每一个单元串包括在垂直方向上串联连接在位线与公共源极线之间的串选择晶体管、多个存储单元和接地选择晶体管。所述控制电路被配置为在对目标存储单元的编程操作期间，基于编程循环序数与参考序数的比较来调整施加到所述多个单元串的选定字线的通道晶体管的栅极的高电压的电平，使得所述高电压与施加到所述通道晶体管的漏极的编程电压之间的电压差在所述多个编程循环的至少一部分编程循环中不同。所述编程循环序数基于以下至少一者：所述目标存储单元的编程/擦除周期信息或所述目标存储单元的多个目标编程状态的数目。

根据一些示例实施例，一种非易失性存储装置包括至少一个存储块和控制电路。所述至少一个存储块中的每一个存储块包括多个单元串，并且所述多个单元串中的每一个单元串包括在垂直方向上串联连接在位线与公共源极线之间的串选择晶体管、多个存储单元和接地选择晶体管。所述控制电路被配置为在对所述至少一个存储块的擦除操作期间，调整施加到耦接至所述公共源极线的第一通道晶体管的栅极的第一高电压的电平和施加到耦接至所述位线的第二通道晶体管的栅极的第二高电压的电平使得所述第一高电压的电平不同于所述第二高电压的电平，向所述第一通道晶体管的漏极和所述第二通道晶体管的漏极施加擦除电压，并且向耦接至所述多个存储单元的至少一部分字线施加字线擦除电压。所述第一高电压的电平和所述第二高电压的电平是基于对所述至少一个存储块的擦除操作期间的编程/擦除周期信息或工作温度中的至少一者来调整的。