[发明专利]一种降低栅电荷的屏蔽栅沟槽型MOSFET制造方法

权利要求书

1.一种降低栅电荷的屏蔽栅沟槽型MOSFET制造方法，其特征在于，包括：

提供衬底和其表面的外延层，在所述外延层中刻蚀出沟槽；

在所述沟槽中填满介质层，对介质层进行刻蚀保留底部较厚的介质层；

在沟槽中填充满多晶硅，并将其刻蚀成梯柱状结构；

利用CVD进行介质层填充，介质层填充包围梯柱结构的多晶硅；

刻蚀掉沟槽上部分介质层，保持梯柱状多晶硅上方覆盖有介质；

通过热氧化形成顶部栅极氧化层，然后沉积栅极多晶硅，将顶部栅极多晶硅中间部分刻蚀掉，使顶部栅极多晶硅形成分离的两部分；

最后形成P型体区掺杂、源极N型掺杂、金属接触结构；

其中，

在沟槽中填充满多晶硅，并将其刻蚀成梯柱状结构包括：

在沟槽中进行多晶硅的沉积，填充满沟槽，并用CMP工艺减薄多晶硅至外延层表面；

使用光罩Poly_etch MASK进行光刻，对沟槽内的多晶硅进行干法刻蚀至多晶硅的底部，形成沟槽内的多晶硅柱状结构；

不使用光罩，直接对多晶硅柱状结构进行第二次刻蚀，由形成上窄下宽的多晶硅梯柱结构。

2.如权利要求1所述的降低栅电荷的屏蔽栅沟槽型MOSFET制造方法，其特征在于，利用第一张刻蚀沟槽的光罩在所述外延层中刻蚀出沟槽。

3.如权利要求2所述的降低栅电荷的屏蔽栅沟槽型MOSFET制造方法，其特征在于，在所述沟槽中填满介质层，对介质层进行刻蚀保留底部较厚的介质层包括：

利用CVD的方式在沟槽中填充介质层；

复用第一张刻蚀沟槽的光罩刻蚀去除沟槽上部及侧壁的介质层，保留沟槽底部较厚的介质层。

4.如权利要求3所述的降低栅电荷的屏蔽栅沟槽型MOSFET制造方法，其特征在于，所述沟槽底部较厚的介质层厚度为100nm~1um。

5.如权利要求3所述的降低栅电荷的屏蔽栅沟槽型MOSFET制造方法，其特征在于，在对介质层进行刻蚀保留底部介质层之后，所述方法还包括：进行热氧化，在沟槽的侧壁形成保护氧化层。

6.如权利要求1-4任一项所述的降低栅电荷的屏蔽栅沟槽型MOSFET制造方法，其特征在于，所述介质层包括SiO₂、SiN、HfO₂、AL₂O₃中的单独一种或多种混合，或多种的叠层的绝缘介质层。