[发明专利]一种基于PN结的结型栅增强型GaN器件

权利要求书

1.一种基于PN结的结型栅增强型GaN器件，包括：P型宽禁带半导体层(1-1)、金属栅极(1-2)、第一N型半导体层(1-3)、势垒层(1-4)、非故意掺杂沟道层(1-5)、源极欧姆接触金属层(1-6)、漏极欧姆接触金属层(1-7)、缓冲层(1-8)、衬底(1-9)、第一介质钝化层(1-10)、第二介质钝化层(1-11)、金属源极(1-12)及金属漏极(1-13)，其中，缓冲层设置于衬底上，沟道层设置于缓冲层上，势垒层设置于沟道层上，源极欧姆接触金属层、漏极欧姆接触金属层设置于势垒层上、且分别位于两端，金属源极设置于源极欧姆接触层上，金属漏极设置于漏极欧姆接触层上；

其特征在于，P型宽禁带半导体层、第一N型半导体层与金属栅极由下往上依次层叠构成结型栅极部，结型栅极部位于源极欧姆接触金属层与漏极欧姆接触金属层之间；第一介质钝化层覆盖势垒层上表面及第一N型半导体层两侧的部分区域，第二介质钝化层覆盖第一介质钝化层与金属栅极上表面。

2.一种基于PN结的结型栅增强型GaN器件，包括：P型宽禁带半导体层(1-1)、金属栅极(1-2)、第一N型半导体层(1-3)、势垒层(1-4)、非故意掺杂沟道层(1-5)、源极欧姆接触金属层(1-6)、漏极欧姆接触金属层(1-7)、缓冲层(1-8)、衬底(1-9)、第一介质钝化层(1-10)、第二介质钝化层(1-11)、金属源极(1-12)、金属漏极(1-13)、第二N型半导体层(1-14)及第三N型半导体层(1-15)，其中，缓冲层设置于衬底上，沟道层设置于缓冲层上，势垒层设置于沟道层上；

其特征在于，P型宽禁带半导体层、第一N型半导体层与金属栅极由下往上依次层叠构成结型栅极部，第二N型半导体层、结型栅极部与第三N型半导体层设置于势垒层上，结型栅极部位于第二N型半导体层与第三N型半导体层之间；源极欧姆接触金属层设置于第二N型半导体层上，漏极欧姆接触金属层设置于第三N型半导体层上，金属源极设置于源极欧姆接触金属层上，金属漏极设置于漏极欧姆接触金属层上；第一介质钝化层覆盖第二N型半导体层与第三N型半导体层上表面、第二N型半导体层与结型栅极部之间的势垒层、第三N型半导体层与结型栅极部之间的势垒层、以及P型宽禁带半导体层与第一N型半导体层的两侧部分区域，第二介质钝化层覆盖第一介质钝化层与金属栅极上表面。

3.按权利要求1或2所述基于PN结的结型栅增强型GaN器件，其特征在于，栅极金属向第一N型半导体层两侧延伸形成栅极场板，栅极场板覆盖于第一介质钝化层上表面；源极金属与漏极金属向栅漏之间的通道区域延伸分别形成源极场板与漏极场板，源极场板与漏极场板覆盖于第二介质钝化层上表面。

4.按权利要求2所述基于PN结的结型栅增强型GaN器件，其特征在于，第一、二以及第三N半导体层由N型AlGaN、InAlN或者AlN制成。