[发明专利]应用于神经网络的存内计算架构的操作方法、装置和设备在审
申请号: | 202210694745.7 | 申请日: | 2022-06-17 |
公开(公告)号: | CN114997385A | 公开(公告)日: | 2022-09-02 |
发明(设计)人: | 黄鹏;韩丽霞;刘晓彦;康晋锋 | 申请(专利权)人: | 北京大学 |
主分类号: | G06N3/063 | 分类号: | G06N3/063;G06N3/04 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 任岩 |
地址: | 100871*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 应用于 神经网络 计算 架构 操作方法 装置 设备 | ||
1.一种应用于神经网络的存内计算架构的操作方法,其中,包括:
生成基于离散时间编码的单脉冲输入信号;
将所述单脉冲输入信号输入至所述存内计算架构的存储器阵列中,生成对应于所述存储器阵列的位线电流信号;以及
控制所述存内计算架构的神经元电路根据所述位线电流信号输出基于离散时间编码的单脉冲输出信号,所述单脉冲输出信号作为下一层神经网络的存储器阵列在下一个存内计算周期中的单脉冲输入信号。
2.根据权利要求1所述的操作方法,其中,在所述生成离散时间编码的单脉冲信号中,包括:
对提取的神经网络输入向量信号进行量化,生成对应的量化输入信号;
根据预设离散延迟时间编码规则对所述量化输入信号执行编码,生成基于离散时间编码的单脉冲输入信号;
其中,所述预设离散延迟时间编码规则为根据对应于所述存内计算周期的使能信号的开始时刻与响应于该使能信号的所述单脉冲输入信号的单脉冲到达时刻之间的延迟时间编码该单脉冲为所述单脉冲输入信号的规则,其中,该延迟时间长短即为量化输入信号的大小。
3.根据权利要求1所述的方法,其中,在所述将所述单脉冲输入信号输入至所述存内计算架构的存储器阵列中,生成对应于所述存储器阵列的位线电流信号之前,还包括:
将与提取的神经网络输入向量信号对应的权重矩阵映射至所述存储器阵列的各个存储器单元中,其中包括:
将所述权重矩阵按照权重符号分别映射到所述存储器阵列的分别代表正负的相邻两列的电导值上;以及
相邻两列的权重差按照权重差符号映射到所述存储器阵列的分别代表正负的相邻两列的电导值上,其中所述权重差为相邻的负列权重之和与正列权重之和的差。
4.根据权利要求3所述的方法,其中,在所述将所述单脉冲输入信号输入至所述存内计算架构的存储器阵列中,生成对应于所述存储器阵列的位线电流信号中,包括:
将所述单脉冲输入信号输入至所述存内计算架构的存储器阵列中;
控制完成所述权重矩阵映射的存储器阵列基于输入的所述单脉冲输入信号执行乘累加操作,生成位线电流信号。
5.根据权利要求1所述的方法,其中,在所述控制所述存内计算架构的神经元电路根据所述位线电流信号输出基于离散时间编码的单脉冲输出信号中,包括:
响应于所述位线电流信号,控制所述神经元电路的第一开关晶体管和第二开关晶体管的开合状态,使得所述神经元电路响应于所述开合状态输出所述单脉冲输出信号。
6.根据权利要求5所述的方法,其中,在所述响应于所述位线电流信号,控制所述神经元电路的第一开关晶体管和第二开关晶体管的开合状态,使得所述神经元电路响应于所述开合状态输出所述单脉冲输出信号之前,还包括:
控制开合状态满足所述第一开关晶体管为开且所述第二开关晶体管为关,响应于所述开合状态实现所述神经元电路的预充电容电压。
7.根据权利要求6所述的方法,其中,在所述响应于所述位线电流信号,控制所述神经元电路的第一开关晶体管和第二开关晶体管的开合状态,使得所述神经元电路响应于所述开合状态输出所述单脉冲输出信号中,包括:
控制开合状态满足所述第一开关晶体管和所述第二开关晶体管均为关,响应于所述开合状态和所述位线电流信号,使得所述神经元电路根据所述位线电流信号和所述预充电容电压生成第一电容电压;以及
控制开合状态满足所述第一开关晶体管为关和所述第二开关晶体管为开,将所述第一电容电压编码输出为具有离散延迟时间的所述单脉冲输出信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学,未经北京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210694745.7/1.html,转载请声明来源钻瓜专利网。