[发明专利]半导体装置和错误检测方法

说明书

一种半导体装置，包括：校验子生成电路，被配置为基于数据以及与所述数据相对应的错误校正码来生成校验子码；错误确定电路，被配置为基于所述校验子码来检测所述数据中的1位错误；以及多位错误检测电路，被配置为通过使用被检测为具有1位错误的所述数据的错误地址和被检测为具有1位错误的所述数据的错误校验子码，来确定被检测为具有1位错误的所述数据是否包括多位错误。

相关申请的交叉引用

于2021年6月29日提交的包括说明书、附图和摘要的日本专利申请No.2021-108192的公开内容，通过引用将其全部内容并入本文。

背景技术

本公开涉及一种半导体装置，并且(例如)涉及一种具有检测存储器中的多位错误的错误检测电路的半导体装置。

错误校正码中的一种错误校正码(错误校正码：ECC)是1位错误校正和2位错误检测码(单错误校正-双错误检测码：SEC-DED码)。下面列出了所公开的技术。

[非专利文献1]M.Y.Hsiao,A Class of Optimal Minimum Odd-weight-columnSECDED Codes,IBM Journal of Research and Development,Volume 14,Issue 4,published by IBM,July 1970

即使使用这样的ECC，也已知不能检测到4位或更多位的所有偶数位错误，并且可能错误地将3位或更多位的奇数位错误识别为1位错误，并且正常位可能被错误地校正(非专利文献1)。

另一方面，日本未经审查的专利申请公开No.2019-109806(专利文献1)公开了一种通过提供用于生成两组ECC的编码器单元来增加多位错误检测概率的技术。

当能够进行1位错误校正和2位错误检测的ECC的错误检测和校正电路用于需要功能安全等的装置时，当检测到1位错误时，必须检测错误不是3位或更多位错误(多位错误)。在这里，需要功能安全支持的装置是，例如是需要功能安全标准(诸如ISO26262)的装置。

发明内容

在专利文件1中公开的技术中，在某些情况下不能检测到多位错误。因此，从功能安全的观点来看，每次检测到错误时，都需要进行软件诊断。每次重复访问包含1位错误的数据地址时，都需要进行软件诊断。结果，软件诊断的负荷增加。

根据本说明书的描述和附图，其他对象和新颖性特征将变得显而易见。

根据本发明的一个方面的半导体装置包括：校验子生成电路，被配置为基于数据以及与该数据相对应的错误校正码来生成校验子码；错误确定电路，被配置为基于校验子码来检测数据中的1位错误；以及多位错误检测电路，被配置为通过使用被检测为具有1位错误的数据的错误地址和被检测为具有1位错误的数据的错误校验子码，来确定被检测为具有1位错误的数据是否包括多位错误。

根据该半导体装置，能够减少软件诊断的负荷。

附图说明

图1是示出实施例中半导体装置的配置的框图。

图2是示出图1所示的多位错误检测电路的配置的示例的框图。

图3是示出第一实施例中半导体装置的配置示例的框图。

图4是用于解释从存储器读取时检测错误的情况的图。

图5是示出第二实施例中半导体装置的配置示例的框图。

图6是示出第三实施例中半导体装置的配置示例的框图。

具体实施方式

下面将参考附图描述实施例和修改的示例。然而，在以下描述中，相同的部件由相同的附图标记表示，并且可以省略其重复描述。