[发明专利]半导体装置和错误检测方法

权利要求书

1.一种半导体装置，包括：

校验子生成电路，被配置为基于数据以及与所述数据相对应的错误校正码来生成校验子码；

错误确定电路，被配置为基于所述校验子码来检测所述数据的1位错误，并基于检测结果生成1位错误检测信号；以及

多位错误检测电路，被配置为通过使用检测到具有所述1位错误的所述数据的错误地址和检测到具有所述1位错误的所述数据的错误校验子码，来确定检测到具有所述1位错误的所述数据是否包括多位错误。

2.根据权利要求1所述的半导体装置，

其中所述多位错误检测电路包括：

第一地址寄存器，响应于所述1位错误检测信号而捕获所述错误地址；

第二地址寄存器，存储在所述第一地址寄存器中捕获的所述错误地址的副本；

第一校验子码寄存器，响应于所述1位错误检测信号而捕获所述错误校验子码；

第二校验子码寄存器，存储在所述第一校验子码寄存器中捕获的所述错误校验子码的副本；

地址比较电路，比较所述第一地址寄存器的所述错误地址和所述第二地址寄存器的所述错误地址；

校验子码比较电路，比较第一校验子码寄存器的所述校验子码和所述第二校验子码寄存器的所述校验子码；以及

控制电路，被配置为控制所述第一地址寄存器和所述第二地址寄存器以及所述第一校验子码寄存器和所述第二校验子码寄存器。

3.根据权利要求2所述的半导体装置，

其中所述控制电路被配置为在所述第一地址寄存器的所述错误地址与所述第二地址寄存器的所述错误地址不一致时，将检测到的位错误通知为真1位错误。

4.根据权利要求3所述的半导体装置，

其中当所述位错误检测信号被生成、并且所述第一地址寄存器的所述错误地址与所述第二地址寄存器的所述错误地址不一致时，所述控制电路被配置为控制所述第一地址寄存器和所述第二地址寄存器，以将在所述第一地址寄存器中捕获的所述错误地址复制到所述第二地址寄存器，并且控制所述第一校验子码寄存器和所述第二校验子码寄存器，以将在所述第一校验子码寄存器中捕获的所述错误校验子码复制到所述第二校验子码寄存器。

5.根据权利要求2所述的半导体装置，其中当所述位错误检测信号被生成、所述第一地址寄存器的所述错误地址与所述第二地址寄存器的所述错误地址一致、并且所述第一校验子码寄存器的所述错误校验子码与所述第二校验子码寄存器的所述错误校验子码不一致时，所述多位错误检测电路被配置为确定所述位错误检测信号指示所述多位错误。

6.根据权利要求5所述的半导体装置，

其中所述多位错误检测电路被配置为在确定所述位错误检测信号指示所述多位错误时，不将检测到的位错误通知为所述1位错误。

7.根据权利要求2的半导体装置，

其中所述第二地址寄存器的数目等于所述第二校验子码寄存器的数目，所述地址比较电路的数目等于所述第二地址寄存器的数目，并且所述校验子码比较电路的数目等于所述第二校验子码寄存器的数目。

8.根据权利要求2所述的半导体装置，

其中当所述位错误检测信号被生成、并且所述第一地址寄存器中捕获的所述错误地址与所述第二地址寄存器的所述错误地址不一致时，所述控制电路被配置为将检测到的位错误通知为所述1位错误。

9.根据权利要求2所述的半导体装置，

其中所述第二地址寄存器包括多个所述第二地址寄存器，

其中所述第二校验子码寄存器包括多个所述第二校验子码寄存器，

其中所述控制电路被配置为控制将所述第一地址寄存器的所述错误地址复制到不保存所述错误地址的所述第二地址寄存器中的一个第二地址寄存器，并且将所述第一校验子码寄存器的所述校验子码复制到不保存所述错误校验子码的所述第二校验子码寄存器。

10.根据权利要求1所述的半导体装置，

其中所述错误校正码是用于1位错误校正和2位错误检测的码。