[发明专利]一种LED外延结构及其制备方法、LED芯片

说明书

本发明提供了一种LED外延结构及其制备方法、LED芯片，通过在MQW层和电子阻挡层之间设有最后一个量子垒层，且所述最后一个量子垒层的势垒高度低于所述电子阻挡层的势垒高度，使在所述MQW层与所述电子阻挡层之间形成电子阻挡及空穴存储区，以避免电子与空穴在非MQW区域进行复合发光。

技术领域

本发明涉及发光二极管领域，尤其涉及一种LED外延结构及其制备方法、 LED芯片。

背景技术

近来年，III-V族氮化物由于其优异的物理和化学特性(禁带宽度大、击穿电场高、电子饱和迁移率高等)，在电学、光学领域受到广泛的关注与应用。然而现实应用中由于材料、结构以及工艺的限制，各类新兴LED产品大规模应用依旧存在许多问题，比如电子束缚不足导致的溢流严重；空穴注入效率低，限制了发光效率的进一步提升；大晶格失配带来的强极化场等等，这些都阻碍了载流子在有源区的高效复合，给LED大规模商业化带来了巨大的挑战。因此，减小电子泄露、增加空穴注入效率、削弱强极化电场、促进载流子在有源区的高效复合，成为提升LED发光效率的关键。

目前，为了减少电子泄露，通常在在P型半导体层的一侧AlGaN渐变组分所构成的电子阻挡层。然而，上述AlGaN渐变组分的电子阻挡层，增加电子阻挡的同时，也了阻挡空穴注入；同时，还会面临一些挑战，比如与邻近层的晶格失配带来的强极化场以及晶体质量的下降，无法形成一个良好的衔接(组分、掺杂等等)。

有鉴于此，本发明人专门设计了一种LED外延结构及其制备方法、LED 芯片，本案由此产生。

发明内容

本发明的目的在于提供一种LED外延结构及其制备方法、LED芯片，以增加空穴在靠近量子阱区域的储存，从而提升LED的发光效率。

为了实现上述目的，本发明采用的技术方案如下：

一种LED外延结构，包括：

衬底，及依次层叠于所述衬底表面的N型半导体层、MQW层、最后一个量子垒层、电子阻挡层以及P型半导体层；

其中，所述MQW层包括沿第一方向交替层叠的量子垒和量子阱，所述第一方向垂直于所述衬底，并由所述衬底指向所述N型半导体层；

且所述最后一个量子垒层的势垒高度低于所述电子阻挡层的势垒高度，使在所述MQW层与所述电子阻挡层之间形成电子阻挡及空穴存储区。

优选地，所述量子垒包括GaN层，所述量子阱包括InGaN层；则，所述最后一个量子垒层包括Al_xGa_yIn_zN层，其中，0≤x≤1，0≤y≤1，0≤z≤ 1，x+y+z＝1。

优选地，所述最后一个量子垒层包括若干个Al_xGa_yIn_zN复合膜层。

优选地，在所述若干个Al_xGa_yIn_zN复合膜层中，其靠近所述MQW层一侧的铝组分大于其靠近所述电子阻挡层一侧的铝组分。

优选地，在所述若干个Al_xGa_yIn_zN复合膜层中，其靠近所述电子阻挡层一侧为GaInN膜层。

优选地，所述最后一个量子垒层包括非掺杂的Al_xGa_yIn_zN层。

优选地，在所述若干个Al_xGa_yIn_zN复合膜层中，在其靠近所述电子阻挡层的一侧包括P型掺杂的Al_xGa_yIn_zN层。