[发明专利]一种新型碳化硅基超结沟槽型MOSFET及制备方法

说明书

一种新型碳化硅基超结沟槽型MOSFET及制备方法，涉及半导体SiC材料。MOSFETs在沟槽p型屏蔽层和p体区下方增加3个p+柱区和2个n+柱区，从而形成半超结结构。正向导通时，电流沿着n柱区自上而下流动，n柱区的存在增加电流路径中载流子的浓度，使器件具有更好的正向导通特性；反向阻断时，超结结构能够达到基本的电荷平衡形成耐压更高的类本征半导体，另外在局部区域，三角形电场转化为梯形电场。在相同的雪崩电场下相比于传统结构击穿电压更高。因此，这一结构缓解p型屏蔽层拐角处的电场拥挤效应，同时能增加通态电流和减小通态电阻。

技术领域

本发明涉及半导体SiC材料，具体是涉及一种新型碳化硅基超结沟槽型MOSFET及制备方法。

背景技术

半导体SiC材料与传统Si材料相比，SiC材料具有优异的性能，尤其在电学和物理特性方面，如击穿电场高，热稳定性好、高饱和电子漂移速度等方面，与传统Si器件相比，可以实现低导通电阻，并且适用于高温高压的电力电子领域。因此在电源、汽车、工业设备和家用电子消费产品中倍受欢迎。垂直型MOSFET结构包括垂直双注入平面栅型结构(DMOSFET)和沟槽栅型结构(UMOSFET)，而沟槽型结构由于非极性面的高迁移率以及有效减小元胞尺寸等优点，理论上相对于垂直双注入结构可以具有更低的导通电阻和更高的沟道电流密度，因此被广泛应用于MOS器件中。沟槽结构虽然有很多优点，但也存在很多潜在的问题，如沟槽表面侧壁容易损坏、栅极氧化层的可靠性、阈值电压不稳定等问题。关键问题之一是降低沟槽底部拐角处栅极氧化物中的电场拥挤效应(Eox-max)，提升栅氧化层可靠性。但是，使栅极氧化物电场降低要以增加器件导通电阻为代价的。

超结结构是高压MOSFET技术的重大发展并具有显著优点，其导通电阻、栅极电荷和栅极容值以及管芯尺寸能同时得到降低。另外，MOSFET应用于一些电力电子领域，如电机驱动、逆变、DC-DC转换等，这就要考虑器件在电力电子应用中相应的损耗，开关损耗和导通损耗等。更小的栅极电荷和电容使得器件在开关应用具有更快的开启速度和关断速度，并且能有效的降低器件在开关应用中的损耗。

发明内容

本发明的目的在于提供一种新型碳化硅基超结沟槽型MOSFET。在正向导通时，由于沟道下方n+柱区的存在，增加载流子浓度，具有更好的正向导通特性；在反向阻断时，超结结构能有效缓解p型屏蔽层拐角处的电场，另外由于超结结构的相互耗尽形成的类本征半导体结构使得所制备的SiC基超结沟槽MOSFET具有较高的阻断能力。

本发明的另一目的在于提供一种新型碳化硅基超结沟槽型MOSFET的制备方法。

一种新型碳化硅基超结沟槽型MOSFET，包括：

SiC n++型衬底，至少一个外延层，外延层生长在SiC n++型衬底上，所述外延层包括：n-漂移层和n+柱区；n+柱区生长于n-漂移层上；

p+柱区，先刻蚀n+柱区再进行多外延生长得到；

有源区，注入并外延生长在所述n+柱区和p+柱区上方，所述有源区包括p型沟道层、p++型源区层、n++型源区导电层、沟槽、p型屏蔽层、源电极、漏电极、金属焊盘；所述p型屏蔽层上表面紧贴沟槽的下表面设置；所述p++型源区导电层表面同时紧贴于p型沟道层和n++型源区导电层左侧表面以及p+柱区的上表面；所述n++型源区导电层的下表面与p型沟道层的上表面紧贴设置，n++型源区导电层的下表面与p型沟道层的上表面紧贴设置；

所述源电极设于n++型源区导电层和p++型源区层的表面，所述漏电极设于SiC n++型衬底的背面；源电极、漏电极的接触材料可采用AlTi、Ni、TiW或AlTi，用于与外接部件形成欧姆接触；

所述金属焊盘完全覆盖沟槽、沟槽临近台面及内绝缘物质，并通过内绝缘物质与栅电极接触隔离。