[发明专利]一种SiC MOSFET串扰抑制驱动电路

说明书

一种SiC MOSFET串扰抑制驱动电路，涉及电力电子技术领域。本发明是为了解决SiCMOSFET对线路的寄生参数敏感，器件高速动作会引发串扰，进而不适用于传统的SiMOSFET驱动电路的问题。本发明所述的一种SiC MOSFET串扰抑制驱动电路，在每个桥臂SiC MOSFET的栅源极之间均设有一组并联分压结构，所述并联分压结构包括电容C1、电阻R1和电阻R4，电容C1的一端、电阻R1的一端和电阻R4的一端均与SiC MOSFET的栅极相连，电容C1的另一端、电阻R1的另一端和电阻R4的另一端均与SiC MOSFET的源极相连。

技术领域

本发明属于电力电子技术领域，尤其涉及SiC MOSFET串扰抑制驱动电路。

背景技术

SiC材料在场强、能隙、热导率等方面有着数倍于传统的Si材料的性能，这使得第三代宽禁带半导体SiC器件更适用于高压、高温、高频的工作场合，能满足电力电子技术的发展需求，成为未来大功率变换器的优先选择。相比于传统大功率的Si MOSFET，SiCMOSFET更耐高压的同时又有着高开关速度，非常适于高压高频应用。然而，更高的电压和开关频率意味着更大的dv/dt(电压变化率)和di/dt(电流变化率)，导致SiC MOSFET相比于SiMOSFET对线路的寄生参数更为敏感。因此，传统的Si MOSFET驱动电路往往不适用于SiCMOSFET，需要重新针对SiC MOSFET特性设计相应的驱动。此外，在桥式电路中，克服器件高速动作引发的串扰问题也变得更为重要。

发明内容

本发明是为了解决SiC MOSFET对线路的寄生参数敏感，器件高速动作会引发串扰，进而不适用于传统的Si MOSFET驱动电路的问题，现提供一种SiC MOSFET串扰抑制驱动电路。

一种SiC MOSFET串扰抑制驱动电路，在每个桥臂SiC MOSFET的栅源极之间均设有一组并联分压结构，所述并联分压结构包括电容C1、电阻R1和电阻R4，电容C1的一端、电阻R1的一端和电阻R4的一端均与SiC MOSFET的栅极相连，电容C1的另一端、电阻R1的另一端和电阻R4的另一端均与SiC MOSFET的源极相连。

进一步的，电容C1的两端并联有PNP三极管Q1，PNP三极管Q1的发射极连接电容C1的一端，PNP三极管Q1的集电极连接电容C1的另一端，PNP三极管Q1的基极连接SiC MOSFET的栅极。

进一步的，在每个桥臂SiC MOSFET的栅源极之间均并联有电容C2和电容C3，电容C2与SiC MOSFET的栅极之间串联有NPN三极管Q2，电容C3与SiC MOSFET的栅极之间串联有PNP三极管Q3。

进一步的，SiC MOSFET的栅极分别连接NPN三极管Q2的发射极与基极、以及PNP三极管Q3的发射极与基极，NPN三极管Q2的集电极连接电容C2的一端，PNP三极管Q3的集电极连接电容C3的一端，电容C2的另一端和电容C3的另一端同时连接SiC MOSFET的源极。

进一步的，PNP三极管Q3的发射极和基极之间串联有驱动电阻Rg。

进一步的，NPN三极管Q2的集电极和电容C2的一端之间串联有快恢复二极管D2，

快恢复二极管D2的正极与电容C2的一端相连，快恢复二极管D2的负极与NPN三极管Q2的集电极相连。

进一步的，电容C2的两端并联有电阻R2，电容C3的两端并联有电阻R3。

进一步的，电容C1的两端并联有稳压二极管D1，稳压二极管D1的正极与电容C1的一端相连，稳压二极管D1的负极与电容C1的另一端相连。

进一步的，并联分压结构产生的最大放电电流在流经驱动电阻Rg产生的电压小于0.7V。

进一步的，驱动电阻Rg两端电压的最大值大于0.7V。