[发明专利]一种半导体器件结构及其制造方法、DRAM和电子设备在审
申请号: | 202210542097.3 | 申请日: | 2022-05-17 |
公开(公告)号: | CN116234305A | 公开(公告)日: | 2023-06-06 |
发明(设计)人: | 王祥升;王桂磊;戴瑾;赵超 | 申请(专利权)人: | 北京超弦存储器研究院 |
主分类号: | H10B12/00 | 分类号: | H10B12/00 |
代理公司: | 北京安信方达知识产权代理有限公司 11262 | 代理人: | 陈丹;张奎燕 |
地址: | 100176 北京市大兴区北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体器件 结构 及其 制造 方法 dram 电子设备 | ||
1.一种半导体器件结构,其特征在于,包括:
衬底;
多个存储单元列,每个所述存储单元列均包括沿第一方向堆叠设置在所述衬底一侧的多个存储单元,所述多个存储单元列在所述衬底上沿第二方向和第三方向排列形成阵列;所述存储单元包括晶体管和电容器,所述晶体管包括半导体柱和栅极,所述半导体柱沿第二方向延伸并且包括源极区、沟道区和漏极区,所述源极区和所述漏极区分别位于所述半导体柱的两端,所述沟道区位于所述源极区和所述漏极区之间,所述栅极环绕在所述沟道区四周;所述电容器环绕在所述漏极区远离所述沟道区一端的四周;
多条沿第一方向延伸的位线,沿第二方向上相邻的两个存储单元列的多个存储单元的晶体管的源极区均与一条共用的位线连接;
多条沿第三方向延伸的字线,其中,所述衬底在第三方向上设置有一个存储单元列,此时每条所述字线由沿第三方向排列的一个存储单元列的一个存储单元的晶体管的栅极形成;或者,所述衬底在第三方向上设置有多个存储单元列,此时每条所述字线由沿第三方向排列的多个存储单元的晶体管的栅极连接在一起形成。
2.根据权利要求1所述的半导体器件结构,其中,沿第一方向排列的多条字线的长度不同,形成阶梯状;
任选地,所述字线的材料为ITO。
3.根据权利要求1所述的半导体器件结构,其中,所述半导体柱的材料选自IGZO、ZTO、IZO、ZnOx、InWO、IZTO、InOx、In2O3、SnO2、TiOx、ZnxOyNz、MgxZnyOz、ZrxInyZnzOa、HfxInyZnzOa、AlxSnyInzZnaOd、SixInyZnzOa、AlxZnySnzOa、GaxZnySnzOa、ZrxZnySnzOa和InGaSiO中的任意一种或多种。
4.根据权利要求1-3中任一项所述的半导体器件结构,其中,所述电容器包括内电极板、外电极板、设置在所述内电极板和所述外电极板之间的介电质层,所述漏极区与所述内电极板相连接。
5.根据权利要求1-3中任一项所述的半导体器件结构,其中,所述存储单元列还包括层间隔离带,所述层间隔离带设置在所述存储单元列中相邻的两个存储单元的晶体管的栅极之间,将相邻的两个存储单元的晶体管的栅极隔离开;
任选地,所述半导体器件结构还包括一个或多个沿第一方向延伸的存储单元隔离柱,在第二方向上每间隔两个存储单元列设置有一个所述存储单元隔离柱;
任选地,所述层间隔离带和所述存储单元隔离柱的材料为氧化硅。
6.根据权利要求1-3中任一项所述的半导体器件结构,其中,所述晶体管还包括栅极介电层,所述栅极介电层设置在所述沟道区与所述栅极之间;
任选地,所述栅极介电层的材料选自二氧化硅、HfO2、ZrO和Al2O3中的任意一种或多种。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京超弦存储器研究院,未经北京超弦存储器研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210542097.3/1.html,转载请声明来源钻瓜专利网。