[发明专利]一种三维集成电路及其制造方法

权利要求书

1.一种三维集成电路，其特征在于，包括：衬底、形成在所述衬底上的前段电路、后段金属互连层和后段电源门控电路；所述后段金属互连层形成在所述前段电路上；所述后段电源门控电路位于所述后段金属互连层内；所述前段电路通过所述后段金属互连层和所述后段电源门控电路与电源或地线电连接。

2.根据权利要求1所述的三维集成电路，其特征在于，沿着所述衬底的厚度方向，所述前段电路与所述后段电源门控电路垂直堆叠分布。

3.根据权利要求1所述的三维集成电路，其特征在于，所述后段电源门控电路包括至少一个电源门控晶体管；至少一个所述电源门控晶体管包括的沟道的材质为非晶铟镓锌氧化物。

4.根据权利要求1所述的三维集成电路，其特征在于，所述三维集成电路还包括位于所述前段电路与所述后段金属互连层之间的层间隔离层；

所述层间隔离层的材质为二氧化硅，和/或，所述层间隔离层的厚度为100nm至400nm。

5.根据权利要求1所述的三维集成电路，其特征在于，所述前段电路包括至少一个逻辑/模拟晶体管；

至少一个所述逻辑/模拟晶体管包括的源极和漏极的材质为钛和/或金；和/或，至少一个所述逻辑/模拟晶体管包括的栅极的材质为钼；和/或，至少一个所述逻辑/模拟晶体管包括的栅介质层为第一氧化铝层与第一二氧化硅层的叠层，所述第一二氧化硅层位于所述逻辑/模拟晶体管包括的沟道与所述第一氧化铝层之间。

6.根据权利要求1～5任一项所述的三维集成电路，其特征在于，所述后段电源门控电路包括至少一个电源门控晶体管；

至少一个所述电源门控晶体管包括的源极和漏极的材质为钛和/或金；和/或，至少一个所述电源门控晶体管包括的栅极的材质为钛和/或金；和/或，至少一个所述电源门控晶体管包括的栅介质层为第二氧化铝层与第二二氧化硅层的叠层，所述第二二氧化硅层位于所述电源门控晶体管包括的沟道与所述第二氧化铝层之间。

7.一种三维集成电路的制造方法，其特征在于，包括：

提供一衬底；

在所述衬底上形成前段电路；

在所述前段电路上形成后段金属互连层、以及位于所述后段金属互连层内的后段电源门控电路；所述前段电路通过所述后段金属互连层和所述后段电源门控电路与电源或地线电连接。

8.根据权利要求7所述的三维集成电路的制造方法，其特征在于，所述在所述衬底上形成前段电路后，所述在所述前段电路上形成后段金属互连层、以及位于所述后段金属互连层内的后段电源门控电路前，所述三维集成电路的制造方法还包括：

在所述前段电路上形成层间隔离层；所述层间隔离层的材质为二氧化硅，和/或，所述层间隔离层的厚度为100nm至400nm。

9.根据权利要求7所述的三维集成电路的制造方法，其特征在于，所述后段电源门控电路包括至少一个电源门控晶体管；至少一个所述电源门控晶体管包括的沟道由非晶铟镓锌氧化物形成。

10.根据权利要求7～9任一项所述的三维集成电路的制造方法，其特征在于，采用低温工艺形成所述后段金属互连层和所述后段电源门控电路；所述低温工艺的处理温度大于0、且小于等于350℃。