[发明专利]显示面板及其制备方法

说明书

本申请公开了一种显示面板及其制备方法，所述显示面板包括：阵列基板，包括掩膜层，掩膜层包括多个掩膜开口；像素定义层，位于阵列基板一侧，像素定义层包括多个像素定义块，相邻像素定义块之间形成像素开口；其中，掩膜开口在像素定义层上的正投影位于像素定义块内；发光层，位于阵列基板设置有像素定义层一侧，包括多个叠层发光单元，一个像素开口位置处设置有一个叠层发光单元；其中，叠层发光单元包括电荷产生层，相邻叠层发光单元的电荷产生层之间具有间隙，间隙在掩膜层上的正投影覆盖掩膜开口的至少部分。通过上述方式，本申请能够降低相邻发光单元之间发光串扰现象的概率。

技术领域

本申请属于显示技术领域，具体涉及一种显示面板及其制备方法。

背景技术

当前的串联叠层有机电致发光显示(Tandem OLED，Tandem Organic lightemitting Display)中一般都采用金属掺杂的电荷产生层(CGL,Charge GenerationLayer)，且电荷产生层一般都是整面覆盖设置。

而这种掺杂金属的电荷产生层往往会提高薄膜的横向导电性，导致相邻发光单元间的发光串扰(Cross-talk)，从而影响显示面板的显示效果。

发明内容

本申请提供一种显示面板及其制备方法，能够降低相邻发光单元之间的发光串扰现象。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种显示面板，包括：阵列基板，包括掩膜层，所述掩膜层包括多个掩膜开口；像素定义层，位于所述阵列基板一侧，所述像素定义层包括多个像素定义块，相邻所述像素定义块之间形成像素开口；其中，所述掩膜开口在所述像素定义层上的正投影位于所述像素定义块内；发光层，位于所述阵列基板设置有所述像素定义层一侧，包括多个叠层发光单元，一个所述像素开口位置处设置有一个所述叠层发光单元；其中，所述叠层发光单元包括电荷产生层，相邻所述叠层发光单元的所述电荷产生层之间具有间隙，所述间隙在所述掩膜层上的正投影覆盖所述掩膜开口的至少部分。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种显示面板的制备方法，包括：提供阵列基板，所述阵列基板包括掩膜层，且所述掩膜层上设置有多个掩膜开口；在所述阵列基板一侧形成像素定义层、至少部分发光层和多个牺牲层；其中，所述像素定义层包括多个像素定义块，相邻所述像素定义块之间形成像素开口，所述掩膜开口在所述像素定义层上的正投影位于所述像素定义块内；所述牺牲层位于所述像素定义块背离所述阵列基板一侧，且所述牺牲层在所述掩膜层上的正投影覆盖所述掩膜开口的至少部分；所述发光层包括多个叠层发光单元，一个所述像素开口位置处设置有一个所述叠层发光单元，所述叠层发光单元包括电荷产生层，相邻所述叠层发光单元的所述电荷产生层相互连接并覆盖所述牺牲层；以所述掩膜层为掩膜，并从所述阵列基板背离所述像素定义层一侧进行激光照射，以灰化去除所述掩膜开口位置处的至少部分所述牺牲层，且被去除的所述牺牲层位置处的所述电荷产生层与其余位置处的所述电荷产生层分离掉落。

区别于现有技术情况，本申请的有益效果是：本申请所提供的显示面板包括阵列基板、像素定义层和发光层；其中，阵列基板中设置有掩膜层，发光层中的叠层发光单元包括电荷产生层，且相邻叠层发光单元的电荷产生层之间具有间隙，间隙在掩膜层上的正投影覆盖掩膜层的掩膜开口的至少部分，而掩膜开口在像素定义层上的正投影位于像素定义层的像素定义块内。一方面，上述发光层中相邻叠层发光单元的电荷产生层之间是相互断开的，该设计方式可以降低电荷产生层的横向导电性，降低相邻发光单元之间发生串扰的概率。另一方面，上述阵列基板中设置有掩膜层，该设计方式可以使得在形成电荷产生层时可以整面形成，后续可以借助于该掩膜层使得相邻叠层发光单元的电荷产生层之间在像素定义块位置处断开，以不损伤发光区域，且降低工艺难度和成本。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：