[发明专利]存储单元及其制造方法、具有存储单元的半导体器件

说明书

本发明实施例是有关于一种存储单元、具有存储单元的半导体器件及制造存储单元的方法。一种存储单元包括底部电极、存储元件层、第一缓冲层以及顶部电极。存储元件层设置在底部电极之上。第一缓冲层插入在存储元件层与底部电极之间，其中第一缓冲层的热导率小于存储元件层的热导率。顶部电极设置在存储元件层之上，其中存储元件层设置在顶部电极与第一缓冲层之间。

技术领域

本发明实施例是有关于一种存储单元、具有存储单元的半导体器件及制造存储单元的方法。

背景技术

半导体器件及电子组件的尺寸缩小的发展使得将更多的器件及组件集成到给定的体积中成为可能，且实现各种半导体器件和/或电子组件的高整合密度。

快闪存储器是一种广泛使用的非易失性存储器类型。然而，预期快闪存储器会遇到按比例缩放的困难。因此，正在开发替代类型的非易失性存储器。相变存储器(phasechange memory，PCM)是这些替代类型的非易失性存储器之中的一种。PCM是采用PCM的相位来表示数据单位的一种非易失性存储器类型。PCM具有快速的读取及写入时间、非破坏性读取及高的可按比例缩放性。

发明内容

本发明实施例提供一种存储单元包括底部电极、存储元件层、第一缓冲层以及顶部电极。所述存储元件层设置在所述底部电极之上。所述第一缓冲层插入在所述存储元件层与所述底部电极之间，其中所述第一缓冲层的热导率小于所述存储元件层的热导率。所述顶部电极设置在所述存储元件层之上，其中所述存储元件层设置在所述顶部电极与所述第一缓冲层之间。

本发明实施例提供一种半导体器件包括衬底、第一内连线结构、存储单元以及第二内连线结构。所述第一内连线结构设置在所述衬底上。所述存储单元设置在所述第一内连线结构上，其中所述存储单元包括底部电极、存储层、第一热绝缘层以及顶部电极。所述底部电极电耦合到所述第一内连线结构。所述存储层设置在所述底部电极之上。所述第一热绝缘层插入在所述存储层与所述底部电极之间，其中所述第一热绝缘层的热导率小于所述存储层的热导率。所述顶部电极设置在所述存储层之上，其中所述存储层设置在所述顶部电极与所述第一热绝缘层之间。所述第二内连线结构设置在所述存储单元上且电耦合到所述顶部电极。

本发明实施例提供一种制造存储单元的方法包括以下步骤：形成底部电极；在所述底部电极之上形成第一缓冲材料、存储元件材料及顶部电极材料；以及将所述顶部电极材料、所述存储元件材料及所述第一缓冲材料图案化以形成顶部电极、存储元件层及第一缓冲层，其中所述存储元件层设置在所述底部电极与所述顶部电极之间，所述第一缓冲层插入在所述底部电极与所述存储元件层之间，且所述第一缓冲层的热导率小于所述存储元件层的热导率。

附图说明

结合附图阅读以下详细说明，能最好地理解本公开的各个方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1到图7是示出根据本公开一些实施例的制造存储单元的方法的示意性剖视图。

图8到图20分别是根据本公开一些其他实施例的存储单元的示意性剖视图(sectional view)。

图21到图24是示出根据本公开一些替代实施例的制造存储单元的方法的示意性剖视图。

图25到图29分别是根据本公开一些其他替代实施例的存储单元的示意性剖视图。

图30到图32是示出根据本公开一些替代实施例的制造存储单元的方法的示意性剖视图。

图33到图37分别是根据本公开一些其他替代实施例的存储单元的示意性剖视图。

图38是根据本公开一些替代实施例的半导体器件的示意性剖视图。

[符号的说明]

10、20、30、40：半导体器件