[发明专利]存储单元及其制造方法、具有存储单元的半导体器件在审
申请号: | 202210396003.6 | 申请日: | 2022-04-15 |
公开(公告)号: | CN114927613A | 公开(公告)日: | 2022-08-19 |
发明(设计)人: | 林毓超;陈佑升;卡罗斯·H·迪亚兹;邱大秦 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L45/00 | 分类号: | H01L45/00;H01L27/24 |
代理公司: | 南京正联知识产权代理有限公司 32243 | 代理人: | 王素琴 |
地址: | 中国台湾新竹科*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储 单元 及其 制造 方法 具有 半导体器件 | ||
1.一种存储单元,包括:
底部电极;
存储元件层,设置在所述底部电极之上;
第一缓冲层,插入在所述存储元件层与所述底部电极之间,其中所述第一缓冲层的热导率小于所述存储元件层的热导率;以及
顶部电极,设置在所述存储元件层之上,其中所述存储元件层设置在所述顶部电极与所述第一缓冲层之间。
2.根据权利要求1所述的存储单元,还包括:
介电结构,在侧向上包绕所述底部电极,其中所述底部电极的表面与所述介电结构的表面实质上齐平,并且所述第一缓冲层上覆在所述底部电极的所述表面上。
3.根据权利要求2所述的存储单元,其中所述第一缓冲层进一步在所述介电结构的所述表面之上延伸。
4.根据权利要求1所述的存储单元,还包括:
第二缓冲层,插入在所述存储元件层与所述顶部电极之间,其中所述第二缓冲层的热导率小于所述存储元件层的所述热导率,且所述第二缓冲层的电阻率小于所述存储元件层的电阻率。
5.根据权利要求4所述的存储单元,其中所述第二缓冲层的侧壁与所述第一缓冲层的侧壁、所述存储元件层的侧壁及所述顶部电极的侧壁实质上对齐。
6.一种半导体器件,包括:
第一内连线结构,设置在衬底上;
存储单元,设置在所述第一内连线结构上,其中所述存储单元包括:
底部电极,电耦合到所述第一内连线结构;
存储层,设置在所述底部电极之上;
第一热绝缘层,插入在所述存储层与所述底部电极之间,其中所述第一热绝缘层的热导率小于所述存储层的热导率;以及
顶部电极,设置在所述存储层之上,其中所述存储层设置在所述顶部电极与所述第一热绝缘层之间;以及
第二内连线结构,设置在所述存储单元上且电耦合到所述顶部电极。
7.根据权利要求6所述的半导体器件,其中所述存储单元还包括插入在所述存储层与所述顶部电极之间的第二热绝缘层,并且所述第二热绝缘层的侧壁与所述第一热绝缘层的侧壁、所述存储层的侧壁及所述顶部电极的侧壁实质上对齐。
8.根据权利要求6所述的半导体器件,其中所述存储单元还包括保护层,所述保护层覆盖所述第一热绝缘层的侧壁、所述存储层的侧壁及所述顶部电极的侧壁。
9.一种制造存储单元的方法,包括:
形成底部电极;
在所述底部电极之上形成第一缓冲材料、存储元件材料及顶部电极材料;以及
将所述顶部电极材料、所述存储元件材料及所述第一缓冲材料图案化以形成顶部电极、存储元件层及第一缓冲层,其中所述存储元件层设置在所述底部电极与所述顶部电极之间,所述第一缓冲层插入在所述底部电极与所述存储元件层之间,且所述第一缓冲层的热导率小于所述存储元件层的热导率。
10.根据权利要求9所述的方法,还包括:
通过回蚀工艺移除所述底部电极的一部分,以在所述介电结构中的所述底部电极正上方获得凹槽,其中所述第一缓冲层的一部分及所述存储元件层的一部分延伸到所述凹槽中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210396003.6/1.html,转载请声明来源钻瓜专利网。