[发明专利]集成电路制造方法与储存媒体

说明书

本揭示文件提供一种制造集成电路的方法以及一种储存媒体。该方法包含产生两个第一型主动区以及两个第二型主动区，并产生与两个第一型主动区以及两个第二型主动区相交的栅极条。该方法进一步包含以p型晶体管多晶硅延展效应与n型晶体管多晶硅延展效应之间的一差异的一判断结果为基准，规划与该栅极条相交的一或多个多晶硅切割层的图案。

技术领域

本揭示文件是关于一种集成电路制造方法以及一种储存媒体，特别是关于一种因应多晶硅延展效应的集成电路制造方法以及一种用于制造集成电路的储存媒体。

背景技术

现今趋势的集成电路(integrated circuit,IC)小型化促使了设备除了要体积更小、功耗更低之外，还要能以更高的速度提供更多的功能。小型化的制程也导致了更严苛的设计与制造规格，以及对于可靠度的挑战。各种电子设计自动化(electronic designautomation,EDA)工具的出现，除了用来生成、最佳化及验证机体电路的标准元件布局设计，同时也能确保标准元件布局设计和制造规格有被满足。

发明内容

本揭示文件提供一种集成电路制造方法。于一些实施例中，集成电路制造方法包含在沿着一第一方向延伸的两个第一型主动区中制造多个半导体结构；在沿着该第一方向延伸且位于该两个第一型主动区之间的两个第二型主动区中制造多个半导体结构；沿着与该第一方向垂直的一第二方向沉积一栅极条，其中该栅极条分别与该两个第一型主动区以及该两个第二型主动区相交，且相交的位置对应于该两个第一型晶体管以及该两个第二型晶体管的多个通道区；以及以多个p型晶体管多晶硅延展效应与多个n型晶体管多晶硅延展效应之间的一差异的一判断结果为基准，规划与该栅极条相交的一或多个多晶硅切割层的图案。

本揭示文件提供一种用于制造集成电路的储存媒体。于一些实施例中，储存媒体具有为了产生具有多个多晶硅延展效应的集成电路的布局设计的计算机程序码，该计算机程序码使系统具有至少一个处理器，以执行：产生两个沿着第一方向延伸的第一型主动区图案；产生两个沿着该第一方向延伸，在该两个第一型主动区图案之间的第二型主动区图案；产生一个沿着一第二方向延伸的栅极条图案，该第二方向与该第一方向垂直，其中该栅极条与该两个第一型主动区图案以及该两个第二型主动区图案相交，且相交的位置对应于两个第一型晶体管以及两个第二型晶体管的多个通道区；测定p型晶体管多晶硅延展效应与n型晶体管多晶硅延展效应之间的差异；以及若该p型晶体管多晶硅延展效应大于该n型晶体管多晶硅延展效应，产生一个沿着该第一方向延伸且与该栅极条图案相交的多晶硅切割层图案，其中该多晶硅切割层图案与该栅极条图案的组合产生一个第一栅极条段以及一个第二栅极条段，且其中该第一栅极条段覆盖在第一第一型晶体管的通道区以及第一第二型晶体管的通道区之上，而该第二栅极条段覆盖在第二第一型晶体管的通道区以及第二第二型晶体管的通道区之上。

本揭示文件提供一种制造具有多晶硅延展效应的集成电路的方法。于一些实施例中，制造具有多晶硅延展效应的一集成电路的方法包含：测定p型晶体管多晶硅延展效应与n型晶体管多晶硅延展效应之间的差异；以该差异为基准，由处理器产生该集成电路的布局设计，其中该产生集成电路布局设计的流程包含：形成至少两个沿着第一方向延伸的第一型主动区图案，形成至少两个沿着该第一方向延伸且位于该两个第一型主动区图案之间的第二型主动区图案，产生垂直于第一方向，沿着一第二方向延伸的栅极条图案，将该栅极条图案定位在至少两个第一型主动区图案以及至少两个第二型主动区图案，对应于至少两个第一型晶体管以及至少两个第二型晶体管的通道区，以及若该p型晶体管多晶硅延展效应大于该n型晶体管多晶硅延展效应，产生沿着该第一方向延伸且与该栅极条图案相交的多晶硅切割层图案，其中该多晶硅切割层图案与该栅极条图案的组合产生一个第一栅极条段以及一个第二栅极条段，且其中该第一栅极条段覆盖在第一第一型晶体管的通道区以及第一第二型晶体管的通道区之上，而该第二栅极条段覆盖在第二第一型晶体管的通道区以及第二第二型晶体管的通道区之上；以及以该布局设计为基准，产生该集成电路，包含至少两个第一型晶体管以及至少两个第二型晶体管。

附图说明