[发明专利]一种LED芯片及其制备方法

说明书

本发明提供了一种LED芯片及其制备方法，其隔离层覆盖所述外延叠层并裸露所述凹槽的部分表面，且沿所述台面表面的隔离层具有至少一通孔；通过所述通孔实现对发光面积的控制；同时，所述通孔是对所述隔离层进行刻蚀工艺而形成，且隔离层为绝缘材料，则刻蚀过程容易控制，藉以更好地实现对发光面积的有效控制；再者，本发明提供的LED芯片，使电流扩展金属正下方的电流扩展层与所述第二型半导体层不直接接触，从而，避免了电流聚集在扩展电极正下方的情况，进而提高LED芯片的抗ESD能力。

技术领域

本发明涉及发光二极管领域，尤其涉及一种LED芯片及其制备方法。

背景技术

随着LED技术的快速发展以及LED光效的逐步提高，LED的应用也越来越广泛，人们越来越关注LED在显示屏的发展前景。LED芯片，作为LED灯的核心组件，其功能就是把电能转化为光能，具体的，包括外延片和分别设置在外延片上的N型电极和P型电极。所述外延片包括P型半导体层、N型半导体层以及位于所述N型半导体层和P型半导体层之间的有源层，当有电流通过LED芯片时，P型半导体中的空穴和N型半导体中的电子会向有源层移动，并在所述有源层复合，使得LED芯片发光。

目前市场上主流的Mini LED芯片使用电流小于0.5mA，更有甚者使用电流在10到20μA；随着使用电流的下降，发光效率需要提升。图1列举4mil*8mil尺寸LED芯片发光效率和电流密度关系，可以发现：从发光效率和电流密度考虑，该尺寸的LED芯片的最佳发光效率为4～6A/cm2，假设使用电流为20μA，则计算最佳发光面积为333μm2到500μm2；同时，如图2所示，由于在产品设计中通常需要对电流扩展层6蚀刻形成电极孔15；然而，对于小尺寸LED而言，由于其单位面积过小、厚度薄，受光刻衍射以及蚀刻深度不好把握等原因，导致ITO面积控制困难，进而出现ITO图形异常，可参考图3所示。此外，ITO作为透明导电层，通常需要设计电流扩展电极连接到ITO表面形成电流回路，然而，电流扩展电极的反射率最高只能做到70％左右，对发光区域的发光的反射能力较弱；而且，在电流扩展电极正下方电流聚集，容易出现静电击穿。

有鉴于此，为克服现有技术LED芯片的上述缺陷，本发明人专门设计了一种LED芯片及其制备方法，本案由此产生。

发明内容

本发明的目的在于提供一种LED芯片及其制备方法，以实现发光面积的精准控制并提高LED芯片的抗静电能力。

为了实现上述目的，本发明采用的技术方案如下：

一种LED芯片，包括：

衬底；

设置于所述衬底表面的外延叠层，所述外延叠层至少包括沿第一方向依次堆叠的第一型半导体层、有源区以及第二型半导体层，且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成凹槽及台面；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；

隔离层，其覆盖所述外延叠层并裸露所述凹槽的部分表面，且沿所述台面表面的隔离层具有至少一通孔；

电流扩展层，其层叠于所述隔离层背离所述台面的一侧表面，且嵌入所述通孔与所述外延叠层形成接触；

反射层，其覆盖所述电流扩展层及隔离层，所述反射层显露所述凹槽的裸露部，且具有电极孔，所述电极孔裸露部分所述电流扩展层；且所述电极孔的中心与所述通孔的中心不在同一水平位置；

第一电极，其层叠于所述凹槽的裸露部并向上延伸至所述反射层的表面；

第二电极，其层叠于所述电极孔并向上延伸至所述反射层的表面。

优选地，所有所述通孔的表面积为S，所述台面的表面积为A，则S≥A/5。

优选地，所述通孔与所述电极孔在所述台面的正投影不重叠。