[发明专利]一种集成电路器件结构和集成芯片

说明书

本发明实施例公开了一种集成电路器件结构和集成芯片。集成电路器件结构包括：第一元器件、隔离单元和第一电源网；隔离单元围绕第一元器件且与第一元器件同层设置；第一电源网位于第一元器件的一侧且与第一元器件电连接；第一电源网包括层叠设置的多层第一金属层；同一层第一金属层包括多条相互平行的第一电源线，任意两条第一电源线相互绝缘；其中，在同一方向上，第一电源网的垂直投影位于隔离单元的垂直投影内；第一电源网内至少有一层第一金属层的线宽指标大于1。本发明实施例的技术方案，向第一元器件供电的第一电源网中的电压降较小，且向第一元器件供电的第一电源网中的电迁移现象较不明显。

技术领域

本发明实施例涉及半导体技术领域，尤其涉及一种集成电路器件结构和集成芯片。

背景技术

随着半导体工艺制程越来越接近物理极限，相应的芯片对于供电电源网的要求也越来越高。更小的制程让线宽达到更小的级别来实现更小的元器件，但是线宽的减小会使得供电电源网的等效电阻增加，从而导致电压降（IR-drop）增加。并且，高集成度的芯片和高频时钟设计带来了更高的功耗密度、电流密度，而具有高电流密度和高频变化的电源线，其很容易发生电迁移（Electromigration，EM）现象。

在此基础上，芯片的设计中，对于时钟树或者特殊的高频信号，需要能够驱动较大负载的元器件（可简称大驱动元器件）进行驱动；例如，采用大驱动元器件以驱动16个、32个甚至更多的下一级逻辑。在提高频率时，相比于普通的元器件（即用于驱动较小负载的元器件），大驱动元器件在单位时间内进行更多次数的翻转，产生更大电流；因此，大驱动元器件附近的电源线需要承担更大的电流，从而导致更大的电压降。并且，因大驱动元器件所在的低层次的电源线其线长普遍很长，从而加重了电迁移现象。

发明内容

本发明实施例提供一种集成电路器件结构和集成芯片，以降低电源网中的电压降，并改善电源网中的电迁移现象。

第一方面，本发明实施例提供了一种集成电路器件结构，包括：第一元器件；隔离单元，围绕所述第一元器件且与所述第一元器件同层设置；第一电源网，包括层叠设置的多层第一金属层；所述第一电源网位于所述第一元器件的一侧且与所述第一元器件电连接；同一层所述第一金属层包括多条相互平行的第一电源线，任意两条所述第一电源线相互绝缘；相邻的两层所述第一金属层，其中一层所述第一金属层的所述第一电源线的延伸方向与另一层所述第一金属层的所述第一电源线的延伸方向相交错，且延伸方向相交错的两条所述第一电源在其交错段电连接；其中，在同一方向上，所述第一电源网的垂直投影位于所述隔离单元的垂直投影内；所述第一电源网内，至少有一层所述第一金属层的线宽指标大于1；所述第一金属层的线宽指标为，所述第一金属层的所述第一电源线的线宽与本层的预设基础线宽的比值。

可选地，所述第一电源网内，在所述第一元器件指向所述第一电源网的方向上，所述第一金属层的线宽指标呈减小趋势；各所述第一金属层的线宽指标的最小值为1。

可选地，线宽指标大于1的所述第一金属层，其线宽指标的范围为1.5至2。

可选地，所述第一电源网内，至少有一层所述第一金属层的线数指标大于1；所述第一金属层的线数指标为，所述第一金属层的所述第一电源线的数目与本层的预设基础线数目的比值。

可选地，所述第一电源网内，在所述第一元器件指向所述第一电源网的方向上，所述第一金属层的线数指标呈减小趋势；各所述第一金属层的线数指标的最小值为1。

可选地，所述隔离单元包括：耦合电容子单元，围绕所述第一元器件设置，并与所述第一元器件接触，且用于对所述第一元器件降噪；第一边界子单元，围绕所述耦合电容子单元设置，并与所述耦合电容子单元接触；第二边界单元，围绕所述第一边界子单元设置；所述第二边界子单元与所述第一边界子单元之间具有隔离带；其中，在同一方向上，所述第一电源网的垂直投影位于所述隔离带的垂直投影内。