[发明专利]MOS晶体管的制作方法

说明书

本发明提供一种MOS晶体管的制作方法。所述MOS晶体管的制作方法包括：提供半导体衬底，半导体衬底包括源漏区和位于源漏区之间的沟道区，半导体衬底上形成有自下而上叠设的栅绝缘层和虚设栅极，栅绝缘层和虚设栅极覆盖所述沟道区且露出所述源漏区；以及执行离子注入工艺，在沟道区的半导体衬底顶部形成应力层，以增加所述沟道区的应力。在沟道区的半导体衬底顶部形成应力层能够增加沟道区的应力，进而有助于提高MOS晶体管的电性能。

技术领域

本发明涉及半导体技术领域，特别涉及一种MOS晶体管的制作方法。

背景技术

随着半导体技术的发展，MOS（Metal-Oxide-Semiconductor，金属-氧化物-半导体）晶体管的尺寸不断缩小，器件和系统的速度随之提高。当MOS晶体管的沟道区缩短到一定程度时，沟道区就会出现短沟道效应等电性能问题。

在先进制程中，为了改善MOS晶体管的电性能，一种方法是形成外延结构的MOS晶体管，但是外延结构的MOS晶体管的金属栅极下方的沟道区应力不足，改善MOS晶体管的电性能的效果不足。另一种常用方法是通过MOS晶体管的源漏区向沟道区施加应力来改善MOS晶体管的电性能，但是如此MOS晶体管的电性能还是无法得到较大程度的改善。

发明内容

本发明提供一种MOS晶体管的制作方法，可以增加MOS晶体管沟道区的应力，有助于提高MOS晶体管的电性能。

为了实现上述目的，本发明提供的MOS晶体管的制作方法包括：提供半导体衬底，所述半导体衬底包括源漏区和位于所述源漏区之间的沟道区，所述半导体衬底上形成有自下而上叠设的栅绝缘层和虚设栅极，所述栅绝缘层和所述虚设栅极覆盖所述沟道区且露出所述源漏区；以及执行离子注入工艺，在所述沟道区的半导体衬底顶部形成应力层，以增加所述沟道区的应力。

可选的，所述执行离子注入工艺，在所述沟道区的半导体衬底顶部形成应力层的方法包括：执行离子注入工艺，从所述源漏区靠近所述栅绝缘层和所述虚设栅极的位置倾斜地向所述沟道区的半导体衬底顶部注入掺杂剂；进行热处理，所述掺杂剂扩散并在所述沟道区的半导体衬底顶部形成所述应力层。

可选的，所述离子注入工艺的注入角度为30°~60°。

可选的，所述执行离子注入工艺，在所述沟道区的半导体衬底顶部形成应力层的方法包括：形成保护层，所述保护层覆盖所述源漏区，所述保护层的上表面与所述虚设栅极的上表面齐平；去除所述虚设栅极，露出所述栅绝缘层；执行离子注入工艺，向所述沟道区的顶部注入掺杂剂，以在所述沟道区的半导体衬底顶部形成所述应力层。

可选的，所述掺杂剂垂直注入到所述沟道区中。

可选的，所述掺杂剂包括碳、锗和锡中的至少一种。

可选的，在形成所述应力层后，所述MOS晶体管的制作方法还包括：形成保护层，所述保护层覆盖所述源漏区，所述保护层的上表面与所述虚设栅极的上表面齐平；去除所述虚设栅极和所述栅绝缘层，露出所述沟道区的半导体衬底表面；在所述沟道区上形成高介电常数材料层；在所述高介电常数材料层上形成功函数材料层；在所述功函数材料层上形成金属栅极。

可选的，所述功函数材料层的材料包括氮化钛、氮化钽和钛铝基合金中的至少一种。

可选的，提供所述半导体衬底的方法包括：在所述半导体衬底上形成自下而上叠设的栅绝缘层和虚设栅极，所述栅绝缘层和所述虚设栅极覆盖所述半导体衬底的沟道区，且露出所述半导体衬底的源漏形成区；以所述虚设栅极为掩膜，刻蚀所述源漏形成区的半导体衬底形成凹槽；在所述凹槽内形成外延材料层，并对所述外延材料层进行掺杂处理，形成所述源漏区，且所述源漏区向所述沟道区施加应力。

可选的，所述MOS晶体管为P型。