[发明专利]一种新型半导体器件的制备方法

说明书

本发明提供一种新型半导体器件的制备方法，包括：在第一衬底上形成防缺陷结构，其中，所述防缺陷结构包括叠层结构和图形化结构中的任意一种或两种的组合；在防缺陷结构上形成第一功能材料，以形成低缺陷衬底。本发明提供的新型半导体器件的制备方法，能够以叠层结构或者图形化结构降低膜层中的缺陷，同时，阻挡位错的移动，避免穿透位错的形成。

技术领域

本发明涉及半导体技术领域，尤其涉及一种新型半导体器件的制备方法。

背景技术

非平面的鳍式场效应晶体管(Fin FET)器件结构作为其核心器件拥有较强的栅控能力，对短沟道效应的抑制能力强，但Fin FET器件的工艺流程复杂；相比于非平面Fin FET工艺，平面全耗尽绝缘体硅或平面全耗尽绝缘体锗(FDSOI/FDGeOI)器件工艺的光刻板数量要少得多，工艺相对更容易，工艺成本大大降低。

平面FDSOI/FDGeOI能减小寄生电容，提高运行速度；降低漏电，具有更低的功耗；同时，还能消除闩锁效应，抑制衬底脉冲电流干扰；但是，在平面FDSOI/FDGeOI的制备过程中，不可避免的会产生位错和缺陷，位错和缺陷的存在导致容易导致器件的性能下降。

发明内容

本发明提供的新型半导体器件的制备方法，能够以叠层结构或者图形化结构降低膜层中的缺陷，同时，阻挡位错的移动，避免穿透位错的形成。

本发明提供一种新型半导体器件的制备方法，包括：

在第一衬底上形成防缺陷结构，其中，所述防缺陷结构包括叠层结构和图形化结构中的任意一种或两种的组合；

在防缺陷结构上形成第一功能材料，以形成低缺陷衬底。

可选地，所述在第一衬底上形成防缺陷结构包括：在第一衬底上依次交错堆叠形成至少一层第一膜层和至少一层第二膜层，以形成叠层结构。

可选地，所述在第一衬底上形成防缺陷结构包括：采用图形化材料在第一衬底上形成图形，并在图形凹槽中形成填充材料，以形成图形化结构。

可选地，所述在第一衬底上形成防缺陷结构包括：

在第一衬底上依次交错堆叠形成至少一层第一膜层和至少一层第二膜层，以形成叠层结构；

采用图形化材料在叠层结构上形成图形，并在图形凹槽中形成填充材料，以形成图形化结构。

可选地，所述在第一衬底上形成防缺陷结构包括：

采用图形化材料在第一衬底上形成图形，并在图形凹槽中形成填充材料，以形成图形化结构；

在图形化结构上依次交错堆叠形成至少一层第一膜层和至少一层第二膜层，以形成叠层结构。

可选地，所述图形化材料包括介质材料或者第二功能材料，其中，第二功能材料与第一功能材料具有至少一种相同的元素。

可选地，所述填充材料包括第三功能材料，所述第三功能材料与第一功能材料具有至少一种相同的元素。

可选地，在所述图形化结构形成之前，还包括：采用第一功能材料或者填充材料形成预形成层。

可选地，在所述图形化结构形成之后，还包括：采用填充材料形成后形成层。

可选地，在所述叠层结构形成之前，还包括，采用第一功能材料形成预形成层。

可选地，在防缺陷结构上形成第一功能材料之后还包括：在所述第一功能材料上形成防缺陷结构。

可选地，还包括：

在所述低缺陷衬底上形成键合膜层，以获得第一中间结构；

在第二衬底上依次形成介质膜层和键合膜层，以获得第二中间结构；