[发明专利]一种新型半导体器件的制备方法在审
申请号: | 202210244099.4 | 申请日: | 2022-03-11 |
公开(公告)号: | CN114628313A | 公开(公告)日: | 2022-06-14 |
发明(设计)人: | 孔真真;王桂磊;亨利·H·阿达姆松;任宇辉 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L21/336;H01L29/78 |
代理公司: | 北京兰亭信通知识产权代理有限公司 11667 | 代理人: | 苑晨超 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 新型 半导体器件 制备 方法 | ||
本发明提供一种新型半导体器件的制备方法,包括:在第一衬底上依次形成第一膜层、第二膜层和键合膜层,以形成第一中间结构;其中,第二膜层的晶胞尺寸小于所述第一膜层的晶胞尺寸,所述键合膜层是由具有张应变特性的材料制备的膜层,以使所述第二膜层形成张应变;在第二衬底上依次形成电介质膜层和键合膜层,以形成第二中间结构;将所述第一中间结构和所述第二中间结构的键合膜层进行键合,以形成键合结构;将所述键合结构的第一衬底和第一膜层去除,以形成具有张应变的半导体器件衬底。本发明提供的新型半导体器件的制备方法,能够在栅极制备前形成具有应变的第二膜层,有利于提高沟道的迁移率,提升器件性能。
技术领域
本发明涉及半导体技术领域,尤其涉及一种新型半导体器件的制备方法。
背景技术
非平面的鳍式场效应晶体管(Fin FET)器件结构作为其核心器件拥有较强的栅控能力,对短沟道效应的抑制能力强,但Fin FET器件的工艺流程复杂;相比于非平面Fin FET工艺,平面全耗尽绝缘体硅或平面全耗尽绝缘体锗(FDSOI/FDGeOI)器件工艺的光刻板数量要少得多,工艺相对更容易,工艺成本大大降低。
平面FDSOI/FDGeOI能减小寄生电容,提高运行速度;降低漏电,具有更低的功耗;同时,还能消除闩锁效应,抑制衬底脉冲电流干扰;在平面FDSOI/FDGeOI中引入应变使得器件的迁移率明显提升,然而如何引入应变是制备工艺的难点。
发明内容
本发明提供的新型半导体器件的制备方法,能够在栅极制备前形成具有应变的第二膜层,有利于提高沟道的迁移率,提升器件性能。
本发明提供一种新型半导体器件的制备方法,包括:
在第一衬底上依次形成第一膜层、第二膜层和键合膜层,以形成第一中间结构;其中,第二膜层的晶胞尺寸小于所述第一膜层的晶胞尺寸,所述键合膜层是由具有张应变特性的材料制备的膜层,以使所述第二膜层形成张应变;
在第二衬底上依次形成电介质膜层和键合膜层,以形成第二中间结构;
将所述第一中间结构和所述第二中间结构的键合膜层进行键合,以形成键合结构;
将所述键合结构的第一衬底和第一膜层去除,以形成具有张应变的半导体器件衬底。
可选地,所述第二膜层中的第一元素比例大于所述第一膜层中的第一元素比例;所述第一元素的原子半径大于所述第一膜层中的第二元素的原子半径。
可选地,所述第二膜层包括硅膜层、锗硅膜层和锗膜层中的任意一种或两种以上的叠层。
可选地,所述键合膜层包括氮化硅、氧化硅和氧化铝中的任意一种形成的膜层或任意几种形成的叠层。
可选地,所述第二膜层的厚度为5nm~100nm。
可选地,所述第一膜层为硅锗膜层,所述第二膜层为硅膜层;或者,
所述第一膜层为锗膜层,所述第二膜层为锗硅膜层。
可选地,还包括:
在所述半导体器件衬底的第二膜层上形成栅极;
在所述半导体器件衬底的第二膜层上形成源极和漏极,形成半导体器件。
可选地,在所述半导体器件衬底上形成源/漏区域包括:
在所述半导体器件衬底的第二膜层的源/漏区域进行离子注入,形成源极和漏极;或者,
将所述半导体器件衬底在650℃~750℃的温度下,以掺杂元素前驱体进行吹扫,吹扫后在第二膜层和栅极上形成二氧化硅保护层并退火,再去除二氧化硅。
可选地,所述掺杂元素前驱体包括磷化氢或者乙硼烷。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210244099.4/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造