[发明专利]一种半导体器件的形成方法及半导体器件

说明书

本申请公开了一种半导体器件的形成方法及半导体器件，形成方法包括：在半导体衬底上制作栅极结构；在所述栅极结构的侧壁表面形成侧墙，并且所述侧墙的厚度等于设计目标值与预设加厚值之和；以所述栅极结构和所述侧墙为掩膜，对所述栅极结构两侧的半导体衬底内进行离子注入，形成源区和漏区。本申请通过加厚栅极结构的侧墙，使得半导体器件源漏之间的距离变大，从而可以降低沟道内的电场峰值，改善HCI效应，该方法操作简单，基本不增加成本。

技术领域

本申请涉及半导体器件技术领域，具体涉及一种半导体器件的形成方法及半导体器件。

背景技术

随着半导体器件（例如MOSFET）尺寸的不断缩小，半导体器件的沟道长度、多晶硅栅厚度以及结深等尺寸也等比缩小，但是电源电压并未随之等比减少，这使得沟道区电场强度明显增加，热载流子注入（Hot Carrier Injection, HCI）效应使半导体器件的寿命降低。

相关技术中，可以通过增加轻掺杂源漏（Lightly Doped Drain，LDD）区来改善HCI，但是该方法需要增加新的光罩；或者不增加新的光罩而是共用其他步骤的光罩，并通过控制LDD区离子注入的浓度、角度、注入区的面积等方法来制作LDD区，但是控制难度大，降低了良率。

光罩的增加或者良率的下降都会增加半导体器件的制作成本。

发明内容

本申请提供一种半导体器件的形成方法及半导体器件，以低成本方案改善HCI效应。

第一方面，本申请实施例提供一种半导体器件的形成方法，包括：

在半导体衬底上制作栅极结构；

在所述栅极结构的侧壁表面形成侧墙，并且所述侧墙的厚度等于设计目标值与预设加厚值之和；

以所述栅极结构和所述侧墙为掩膜，对所述栅极结构两侧的半导体衬底内进行离子注入，形成源区和漏区。

可选的，所述侧墙包括覆盖所述栅极结构侧壁表面的第一子侧墙和覆盖所述第一子侧墙表面的第二子侧墙。

可选的，所述第一子侧墙的厚度等于所述第一子侧墙的设计目标值与所述预设加厚值之和。

可选的，所述在所述栅极结构的侧壁表面形成侧墙的方法进一步包括：

制作第一绝缘层，所述第一绝缘层覆盖所述栅极结构的侧面和顶面以及所述栅极结构之外的所述半导体衬底的顶面，并且所述第一绝缘层的厚度等于待形成的第一子侧墙的设计目标值与所述预设加厚值之和；

在所述第一绝缘层上制作第二绝缘层；

对所述第二绝缘层进行刻蚀，保留所述栅极结构的侧面的所述第二绝缘层，以形成所述第二子侧墙；

对所述第一绝缘层进行刻蚀，保留被刻蚀后的所述第二绝缘层所覆盖的所述第一绝缘层，以形成所述第一子侧墙。

可选的，所述第一绝缘层为氧化物层，或者所述第一绝缘层由氧化物层和氮化物层交替层叠而成，并且靠近所述栅极结构的侧壁表面的一侧为氧化物层。

可选的，所述第二绝缘层为氮化物层，或者所述第二绝缘层由氮化物层和氧化物层交替层叠而成。

可选的，所述氧化物为二氧化硅或氧化铝。

可选的，所述预设加厚值与所述第一子侧墙的设计目标值的比值为0.4~2。

可选的，在形成所述侧墙之前，还包括：

以所述栅极结构为掩膜，对所述半导体衬底进行轻掺杂离子注入，在所述栅极结构两侧的半导体衬底内形成轻掺杂区。