[发明专利]一种高压集成电路及其控制方法

说明书

本发明公开了一种高压集成电路，属于半导体技术领域，第一单脉冲GEN的上升沿输出端与第一或门的输入端电连接，第一单脉冲GEN的下降沿输出端与第二或门的输入端电连接；移位寄存器的清零管脚与MCU处理器的清零信号输出端电连接，移位寄存器的时钟管脚与MCU处理器的PWM输出端电连接；移位寄存器的输出端与第二单脉冲GEN的输入端电连接，第二单脉冲GEN的上升沿输出端与第一或门的输入端电连接，第二单脉冲GEN的下降沿输出端与第二或门的输入端电连接。还公开了一种高压集成电路的控制方法。所述高压集成电路及其控制方法解决了RS触发器产生的控制信号不准确的问题。

技术领域

本发明涉及半导体技术领域，特别是一种高压集成电路及其控制方法。

背景技术

高压集成电路，即HVIC，是一种把MCU信号转换成驱动IGBT管或MOS管的信号的集成电路产品。如图1所示，HVIC把PMOS管、NMOS管、三极管、二极管、稳压管、电阻和电容集成在一起，形成斯密特、低压LEVELSHIFT、高压LEVELSHIFT、脉冲发生电路、延时电路、滤波电路、过电流保护电路和过热保护电路、欠压保护电路以及自举电路等电路。

现有的HVIC的高侧驱动单元5包括N沟道DMOS管Q1、N沟道DMOS管Q2和RS触发器51，单脉冲GEN根据上位机输入的HIN信号产生脉冲，在如图1和2所示的上位机输入的HIN信号的上升沿产生脉冲G1用于驱动N沟道DMOS管Q1，并于RS触发器51的触发端S输入对应的逻辑，HIN信号的下降沿产生脉冲G2用于驱动N沟道DMOS管Q2并于RS触发器51的触发端S输入对应的逻辑，RS触发器51根据相应的逻辑于其输出端Q输出相应的逻辑信号，通过该逻辑信号控制后面的P沟道DMOS管Q3和P沟道DMOS管Q4的通断，从而产生输出VB、输出HO和输出VS。脉冲的宽度一般在几百纳秒，使HIN与HO对应。但在HVIC驱动负载为大电感电路时，输出VS的电压在某种情况下会被拉低，导致RS触发器51无法记录到单脉冲GEN发出的信号，从而导致产生的控制信号不准确。

发明内容

针对上述缺陷，本发明的一个目的在于提出一种高压集成电路，解决了现有的高压集成电路的RS触发器产生的控制信号不准确的问题。

针对上述缺陷，本发明的另一个目的在于提出一种高压集成电路的控制方法，解决了现有的高压集成电路的RS触发器产生的控制信号不准确的问题。

为达此目的，本发明采用以下技术方案：一种高压集成电路，包括MCU处理器、延时脉冲单元、电压检测单元和高侧驱动单元；

所述延时脉冲单元包括移位寄存器、第一单脉冲GEN、第二单脉冲GEN、第一或门和第二或门；

所述第一单脉冲GEN的输入端与上位机的HIN信号输出口电连接，所述第一单脉冲GEN的上升沿输出端与所述第一或门的输入端a1电连接，所述第一单脉冲GEN的下降沿输出端与所述第二或门的输入端b1电连接；

所述移位寄存器的清零管脚CR与所述MCU处理器的清零信号输出端/CR电连接，所述移位寄存器的时钟管脚CPA与所述MCU处理器的PWM输出端Tys电连接，上位机的HIN信号输出口与所述移位寄存器的串行输入端电连接；所述移位寄存器的输出端Q与所述第二单脉冲GEN的输入端电连接，所述第二单脉冲GEN的上升沿输出端与所述第一或门的输入端b2电连接，所述第二单脉冲GEN的下降沿输出端与所述第二或门的输入端a2电连接；

所述第一或门的输出端a3与所述高侧驱动单元内的N沟道DMOS管Q1的栅极电连接，所述第二或门的输出端b3与所述高侧驱动单元内的N沟道DMOS管Q2的栅极电连接；所述N沟道DMOS管Q1的源极和N沟道DMOS管Q2的源极均接地，所述N沟道DMOS管Q1的漏极与高侧驱动单元内的RS触发器的触发端S电连接，所述N沟道DMOS管Q1的漏极与高侧驱动单元内的RS触发器的输入端R电连接；