[发明专利]一种高压集成电路及其控制方法有效
| 申请号: | 202210227837.4 | 申请日: | 2022-03-10 |
| 公开(公告)号: | CN114337628B | 公开(公告)日: | 2022-06-10 |
| 发明(设计)人: | 冯宇翔;李斌;谢荣才 | 申请(专利权)人: | 华南理工大学 |
| 主分类号: | H03K17/567 | 分类号: | H03K17/567;H03K7/08;H03K17/687 |
| 代理公司: | 佛山市禾才知识产权代理有限公司 44379 | 代理人: | 陆应健;资凯亮 |
| 地址: | 510635 广*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 高压 集成电路 及其 控制 方法 | ||
1.一种高压集成电路,其特征在于:包括MCU处理器、延时脉冲单元、电压检测单元和高侧驱动单元;
所述延时脉冲单元包括移位寄存器、第一单脉冲GEN、第二单脉冲GEN、第一或门和第二或门;
所述第一单脉冲GEN的输入端与上位机的HIN信号输出口电连接,所述第一单脉冲GEN的上升沿输出端与所述第一或门的输入端a1电连接,所述第一单脉冲GEN的下降沿输出端与所述第二或门的输入端b1电连接;
所述移位寄存器的清零管脚CR与所述MCU处理器的清零信号输出端/CR电连接,所述移位寄存器的时钟管脚CPA与所述MCU处理器的PWM输出端Tys电连接,上位机的HIN信号输出口与所述移位寄存器的串行输入端电连接;所述移位寄存器的输出端Q与所述第二单脉冲GEN的输入端电连接,所述第二单脉冲GEN的上升沿输出端与所述第一或门的输入端b2电连接,所述第二单脉冲GEN的下降沿输出端与所述第二或门的输入端a2电连接;
所述第一或门的输出端a3与所述高侧驱动单元内的N沟道DMOS管Q1的栅极电连接,所述第二或门的输出端b3与所述高侧驱动单元内的N沟道DMOS管Q2的栅极电连接;所述N沟道DMOS管Q1的源极和N沟道DMOS管Q2的源极均接地,所述N沟道DMOS管Q1的漏极与高侧驱动单元内的RS触发器的触发端S电连接,所述N沟道DMOS管Q1的漏极与高侧驱动单元内的RS触发器的输入端R电连接;
所述电压检测单元的检测端与所述高侧驱动单元的输出端VS电连接,所述电压检测单元的信号输送端与所述MCU处理器的电压信号输入端VVS电连接。
2.根据权利要求1所述的高压集成电路,其特征在于:所述高压集成电路还包括温度检测单元,所述温度检测单元包括温度传感器NTC和电阻R1,所述温度传感器NTC设置于所述高压集成电路的封装内,所述温度传感器NTC的一端与所述电阻R1的一端电连接,所述温度传感器NTC的一端还与所述MCU处理器的温度输入端TV电连接,所述温度传感器NTC的另一端接地,所述电阻R1的另一端与电源VCC电连接。
3.根据权利要求2所述的高压集成电路,其特征在于:所述温度传感器NTC为热敏电阻。
4.根据权利要求1所述的高压集成电路,其特征在于:所述移位寄存器为D触发器移位寄存器,所述移位寄存器由多个D触发器依次排列组成,所有D触发器的触发端C1并联后组成所述移位寄存器的时钟管脚CPA,所述移位寄存器的串行输入端为第一个所述D触发器的输入端D1。
5.根据权利要求1所述的高压集成电路,其特征在于:所述移位寄存器为JK触发器移位寄存器,所述移位寄存器由多个JK触发器依次排列组成,所有JK触发器的触发端C2并联后组成所述移位寄存器的时钟管脚CPA,所述上位机的HIN信号输出口与第一个所述JK触发器的输入端J电连接,所述上位机的HIN信号输出口通过非门还与第一个所述JK触发器的输入端K电连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华南理工大学,未经华南理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210227837.4/1.html,转载请声明来源钻瓜专利网。





