[发明专利]芯片上差异OCV补偿电子设备、方法和系统

权利要求书

1.一种芯片上差异OCV补偿电子设备，包括：

逻辑电路单元，其中，所述逻辑电路单元的第一输入端连接到第一时序器件，所述逻辑电路单元的第二输入端连接到第二时序器件；

计数器，其连接到所述逻辑电路单元的输出端；

延时器，其连接到所述计数器，且接收所述第二时序器件的第一时钟信号，且输出所述第一时序器件的第二时钟信号。

2.根据权利要求1所述的电子设备，其中，所述逻辑电路单元的输出端在所述第一输入端和所述第二输入端都为高电平的情况下输出高电平，且在其它情况下输出低电平。

3.根据权利要求1或2所述的电子设备，其中，所述计数器在所述逻辑电路单元的输出端输出高电平的情况下加一，且在所述逻辑电路单元的输出端输出低电平的情况下减一。

4.根据权利要求1或2所述的电子设备，其中，所述延时器对所述第一时钟信号延迟一延时，所述延时与所述计数器的计数和单位单位延时的乘积有关。

5.根据权利要求1所述的电子设备，其中，所述逻辑电路单元是触发器，且其中所述第一输入端是时钟输入端，且所述第二输入端是数据输入端，其中所述第一时钟信号的时钟频率比所述第二时钟信号的时钟频率大，其中所述第一时序器件连接到所述逻辑电路单元的时钟输入端，且所述第二时序器件连接到所述逻辑电路单元的数据输入端。

6.根据权利要求5所述的电子设备，其中，所述第一时序器件是触发器，所述第二时序器件是触发器，其中所述第一时序器件的数据输出端连接到所述逻辑电路单元的时钟输入端，且所述第二时序器件的时钟输入端连接到所述逻辑电路单元的数据输入端。

7.根据权利要求1所述的电子设备，其中，所述逻辑电路单元是与门，其中所述第一时钟信号的时钟频率比所述第二时钟信号的时钟频率大，其中所述第一时序器件连接到所述与门的一个输入端，且所述第二时序器件连接到所述与门的另一输入端。

8.根据权利要求7所述的电子设备，其中所述第一时序器件是触发器，所述第二时序器件是触发器，所述第一时序器件的数据输出端连接到所述与门的一个输入端，且所述第二时序器件的时钟输入端连接到所述与门的另一个输入端。

9.根据权利要求1所述的电子设备，其中，所述第一时钟信号与所述第二时钟信号同源于一个时钟，且所述第一时钟信号的时钟频率是第二时钟信号的时钟频率的倍数。

10.根据权利要求9所述的电子设备，其中，所述第二时序器件的第一时钟信号经过与第二时序器件连接的时钟分频器到达延时电路，所述延时器位于所述延时电路和所述时钟分频器之间。

11.一种芯片上差异OCV补偿方法，包括：

提供逻辑电路单元，其中，所述逻辑电路单元的第一输入端连接到第一时序器件，所述逻辑电路单元的第二输入端连接到第二时序器件；

提供计数器，其连接到所述逻辑电路单元的输出端；

提供延时器，其连接到所述计数器，且接收所述第二时序器件的第一时钟信号，且输出所述第一时序器件的第二时钟信号。

12.根据权利要求11所述的方法，包括使得所述逻辑电路单元的输出端在所述第一输入端和所述第二输入端都为高电平的情况下输出高电平，且在其它情况下输出低电平。

13.根据权利要求11或12所述的方法，包括使得所述计数器在所述逻辑电路单元的输出端输出高电平的情况下加一，且在所述逻辑电路单元的输出端输出低电平的情况下减一。

14.根据权利要求11或12所述的方法，包括使得所述延时器对所述第二时序器件的第一时钟信号延迟一延时，所述延时与所述计数器的计数和单位延时的乘积有关。