[发明专利]基于FPGA的高频可控整流器开关管驱动信号发生电路

说明书

本发明公开了基于FPGA的高频可控整流器开关管驱动信号发生电路，包括：基于FPGA的信号处理电路和高频电流检测与处理电路。所述高频电流检测与处理电路用于采集所述高频可控整流器的输入电流，并生成与所述高频可控整流器的输入电流相位相同或相反的方波信号，所述方波信号传输至所述基于FPGA的信号处理电路；所述基于FPGA的信号处理电路按照预编程的功能生成所述高频可控整流器开关管的驱动信号。本发明提供了一种电路结构简单，工作可靠的高频可控整流器开关管驱动信号发生电路，可用于无线充电系统的接收侧整流电路中，提高电路效率，降低控制难度。

技术领域

该发明属于电力电子技术领域，具体涉及基于FPGA的高频可控整流器开关管驱动信号发生电路。

背景技术

可控整流器通过控制开关管在周期内的导通角，从而实现在整流的同时对输出电压或电流进行控制。相比不控整流级联DC-DC的电路，可控整流需要的器件更少，损耗更小。然而，在需要进行高频整流的场合，例如无线充电的接收侧，由于输入电流的频率一般在20kHz～100kHz，且相位未知，因此采用可控整流器有一定的控制难度。

发明内容

针对上述技术背景提到的不足，本发明的目的在于提供了基于FPGA的高频可控整流器开关管驱动信号发生电路。

基于FPGA的高频可控整流器开关管驱动信号发生电路，其特征在于：包括基于FPGA的信号处理电路和高频电流检测与处理电路。所述高频电流检测与处理电路用于采集所述高频可控整流器的输入电流，并生成与所述高频可控整流器的输入电流相位相同或相反的方波信号，所述方波信号传输至所述基于FPGA的信号处理电路；所述基于FPGA的信号处理电路按照预编程的功能生成所述高频可控整流器开关管的驱动信号。

为优化上述技术方案，采取的具体措施还包括：

上述的高频电流检测与处理电路包括高带宽电流传感器芯片、高速比较器芯片、电源和必要的外围电路。所述高带宽电流传感器芯片用于采集所述高频可控整流器的输入电流，所述高带宽电流传感器芯片的输出信号传输至所述高速比较器芯片，所述高速比较器芯片生成与所述高频可控整流器的输入电流相位相同或相反的方波信号。

所述高带宽电流传感器芯片的带宽大于1MHz，以满足频率在20kHz～100kHz范围内的电流采样需求；所述高速比较器芯片的传输延迟小于50ns；所述外围电路包括所述高带宽电流传感器芯片的输出信号滤波电路、所述高速比较器芯片的外部迟滞电路、电源去耦电路。

所述基于FPGA的信号处理电路包括FPGA芯片、晶振、Flash存储芯片、电源和必要的外围电路。

所述预编程的功能包括以下部分：

产生一个高频时钟信号，作为FPGA的系统时钟；

对所述方波信号进行边沿检测，并产生信号1和信号2，在检测到所述方波信号的上升沿时，所述信号1维持一个或数个时钟周期的高电平，其余时刻维持低电平，在检测到所述方波信号的下降沿时，所述信号2维持1个或数个时钟周期的高电平，其余时刻维持低电平；

设计基于所述高频时钟信号的计数器1和计数器2，每过一个时钟周期，所述计数器1和所述计数器2的值被减去k，所述计数器1和所述计数器2具有相同的初始值I，所述计数器1在所述信号1为高电平时被复位为I，所述计数器2在所述信号2为高电平时被复位为I，所述计数器1和所述计数器2在被复位时不进行减计数，复位后恢复减计数；

所述高频可控整流器开关管的驱动信号分为驱动信号uS1和驱动信号uS2，设定数值D，当所述计数器1的值大于所述数值D时，将所述驱动信号uS1设置为高电平，否则设为低电平，当所述计数器2的值大于所述数值D时，将所述驱动信号uS2设置为高电平，否则设为低电平。

本发明的有益效果：