[发明专利]一种垂直晶体管及制造方法

说明书

本发明公开了一种垂直晶体管及制造方法，涉及晶体管技术领域。用于解决现有的晶体管的尺寸无法进一步减小，集成电路无法容纳更多晶体管的技术问题。方案包括：源极、栅极、漏极和沟道，源极和漏极沿垂直方向间隔设置；源极和漏极之间设置有夹层结构；夹层结构包括栅极、与栅极下表面贴合连接的第一绝缘层和与栅极上表面贴合连接的第二绝缘层，栅极由石墨烯材料制成；沟道包括分别与漏极和源极相连接的第一端和第二端，以及与夹层结构的侧壁相对应的中间部；沟道的中间部与夹层结构的侧壁之间设置有栅介质层。本发明可以在竖直和水平方向上减小晶体管的尺寸，同时增强晶体管的布局能力，以便集成电路可以容纳更多的晶体管。

技术领域

本发明涉及晶体管技术领域，尤其涉及一种垂直晶体管及制造方法。

背景技术

近几十年来，正如著名的摩尔定律(Gordon Moore在1965年提出，核心内容是集成电路上可以容纳的晶体管数目在大约每经过18个月便会增加一倍)所描述的那样，晶体管尺寸需要不断缩小，以满足集成电路单位面积内晶体管数量在逐年时间尺度内呈指数级增长的需求。但是当传统平面器件尺寸微缩到一定工艺节点时，会出现短沟道效应，漏电流大等问题。虽然进一步引入了应变硅技术，HKMG技术，SOI技术，但是当晶体管尺寸微缩到22nm节点时，传统平面晶体管的微缩已经难以为继。当进入22nm节点后，FinFET(鳍式晶体管)以其改进的栅极电势控制取代了平面晶体管。尽管如此，FinFET的缩放也很快就被Fin的宽度和Fin与Fin之间的间距所限制。

因此，如何进一步减小晶体管的尺寸，以便在集成电路上容纳更多的晶体管，成为本领域技术人员亟需解决的问题。

发明内容

本发明的目的在于提供一种垂直晶体管及制造方法，用于解决现有结构的晶体管的尺寸无法进一步缩小，集成电路无法容纳更多晶体管的问题。

为了实现上述目的，本发明提供如下技术方案：

本发明一方面提供了一种垂直晶体管，包括源极、栅极、漏极和沟道，所述源极和所述漏极沿垂直方向间隔设置；所述源极和所述漏极之间设置有夹层结构；所述夹层结构包括栅极、与所述栅极下表面贴合连接的第一绝缘层和与所述栅极上表面贴合连接的第二绝缘层，所述栅极由石墨烯材料制成；所述沟道包括分别与所述漏极和所述源极相连接的第一端和第二端，以及与所述夹层结构的侧壁相对应的中间部；所述沟道的中间部与所述夹层结构的侧壁之间设置有栅介质层。

可选地，所述漏极位于所述源极上方；所述源极沿水平方向设置有与所述漏极相错开的连接部；所述沟道呈阶梯形设置，所述沟道的第一端设置在所述漏极的上表面，所述沟道的第二端设置在所述连接部的上表面，所述沟道的中间部设置在所述夹层结构的一侧，所述沟道的中间部与所述夹层结构的侧壁之间设置有栅介质层。

可选地，所述漏极位于所述源极上方，所述夹层结构设置有垂直贯穿的第一通槽，所述第一通槽内设置有所述沟道，所述沟道为实心柱状结构，所述沟道的外侧壁与所述第一通槽的内侧壁之间设置有所述栅介质层。

可选地，所述漏极位于所述源极上方，所述沟道设置有垂直贯穿的第二通槽；所述第二通槽内设置有所述夹层结构，所述夹层结构为实心柱状结构，所述夹层结构的外侧壁与所述第二通槽的内侧壁之间设置有所述栅介质层。

可选地，所述沟道由IGZO制成。

可选地，所述源极和所述漏极均设置为由钛层和金层组成的双层结构。

本垂直晶体管具有以下有益效果：相较于现有的平面结构晶体管和鳍式晶体管，本发明采用源极与漏极沿垂直方向间隔设置的结构，源极、漏极、栅极以及沟道共用一部分平面空间，使得其平面尺寸变小，同时在此基础上采用石墨烯作栅极，石墨烯具有优异的光学、电学、力学特性，且石墨烯厚度较小，单层石墨烯为1nm，可使得栅极长度微缩至1nm，进而使得沟道长度的减小成为可能，减小了晶体管竖直方向的尺寸。如此，可以在一定平面面积和一定高度下集成更多的晶体管。