[发明专利]半导体集成电路、半导体存储装置以及存储系统

权利要求书

1.一种半导体集成电路，具有：

延迟元件群，其串联连接有多个具有第1延迟量的第1延迟要素；

触发器群，其具有多个触发器，所述触发器输入所述延迟元件群的所述多个第1延迟要素中的所对应的第1延迟要素的输出；

第2延迟电路，其从第1时钟信号生成具有比所述第1延迟量小的第2延迟量的延迟差的多个第2时钟信号；以及

可变延迟电路，其能够设定比所述第2延迟量小的第3延迟量，

所述第2延迟电路和所述可变延迟电路串联连接在第3时钟的输出端子与所述触发器群的输入端子之间。

2.根据权利要求1所述的半导体集成电路，

所述可变延迟电路具有延迟量的差量被设定为所述第3延迟量的多个第2延迟要素和选择器，所述多个第2延迟要素并联连接在所述可变延迟电路的输入端子与所述选择器的输入端子之间。

3.根据权利要求1所述的半导体集成电路，

所述可变延迟电路由相位插值电路构成，所述相位插值电路将从所述第2延迟电路输出的具有所述第2延迟量的延迟差的两个所述第2时钟信号作为输入。

4.根据权利要求2所述的半导体集成电路，

所述第2延迟电路具有延迟量的差量被设定为所述第2延迟量的多个第3延迟要素，

所述第3延迟要素的数量与所述触发器的数量相等，并且，所述第3延迟要素的输出端子和所述触发器的输入端子分别一对一地连接，

所述第2延迟要素的数量比所述第3延迟要素的数量少。

5.一种半导体存储装置，与控制器连接，进行命令、地址以及数据的传送，所述半导体存储装置具有：

接口芯片，其具备权利要求1～4中任一项所述的半导体集成电路，所述半导体集成电路对时钟信号的脉冲宽度进行计测，对所述时钟信号的占空比进行调整；和

非易失性存储芯片，其形成有具备多个存储单元的存储单元阵列，与所述接口芯片连接，

所述半导体集成电路在所述控制器与所述非易失性存储芯片之间对收发的读使能信号或者数据选通信号的占空比进行调整。

6.一种存储系统，包括权利要求5所述的半导体存储装置和权利要求5所述的所述控制器。

7.一种半导体存储装置，在控制器与非易失性存储器之间进行命令、地址以及数据的传送，所述半导体存储装置具有：

接口芯片，其具备权利要求1～4中任一项所述的半导体集成电路，所述半导体集成电路对时钟信号的周期进行计测，对所述时钟信号的相位进行调整；和

非易失性存储芯片，其形成有具备多个存储单元的存储单元阵列，与所述接口芯片连接，

所述半导体集成电路在所述控制器与所述非易失性存储芯片之间对收发的读使能信号或者数据选通信号的相位进行调整。

8.一种存储系统，包括权利要求7所述的半导体存储装置和权利要求7所述的所述控制器。