[发明专利]集成三维(3D)DRAM缓存

权利要求书

1.一种装置，包括：

三维3D DRAM缓存，该3D DRAM缓存包括管芯上的多层DRAM单元，所述多层DRAM单元利用穿过所述多层DRAM单元的通孔与彼此连接；以及

与所述3D DRAM缓存堆叠在同一封装中的计算逻辑，所述计算逻辑包括：一个或多个处理器核心、缓存控制器、以及标签缓存，其中，所述缓存控制器用于：

接收来自所述一个或多个处理器核心中的请求方处理器核心的对访问某个地址处的数据的请求，

将所述标签缓存中的标签与所述地址进行比较，

响应于所述标签缓存中的命中，从所述3D DRAM缓存中由所述标签缓存中的条目指示的位置访问数据，并且

向所述请求方处理器核心发送响应。

2.如权利要求1所述的装置，其中：

所述缓存控制器用于：

响应于所述标签缓存中的错失，将所述3D DRAM缓存中的标签与所述地址进行比较，并且

响应于所述3D DRAM缓存中的命中，将匹配的标签存储在所述标签缓存中并且从所述3D DRAM缓存访问所述数据。

3.如权利要求1所述的装置，其中：

所述3D DRAM缓存包括多个缓存库组；

所述缓存控制器包括多个缓存控制器库组；并且

其中，所述计算逻辑还包括：

电路，用于：

确定所述多个缓存库组中的哪个缓存库组是所述地址所针对的，并且

将所述请求发送到所述多个缓存控制器库组中与所述地址所针对的缓存库组相对应的一个缓存控制器库组。

4.如权利要求1所述的装置，还包括：

3D DRAM存储器侧缓存，用于缓存来自本地外部存储器的数据；

所述计算逻辑包括第二标签缓存；并且

其中，所述缓存控制器用于：

响应于所述3D DRAM缓存中的错失，将所述第二标签缓存中的标签与所述地址进行比较，

响应于所述第二标签缓存中的命中，从所述3D DRAM存储器侧缓存中由所述第二标签缓存中的条目指示的位置访问所述数据。

5.如权利要求4所述的装置，其中：

所述3D DRAM存储器侧缓存包括多个存储器侧缓存库组；

所述缓存控制器包括多个缓存控制器库组；并且

其中，所述计算逻辑还包括：

电路，用于：

确定所述多个存储器侧缓存库组中的哪个存储器侧缓存库组是所述地址所针对的，并且

将所述请求发送到所述多个缓存控制器库组中与所述地址所针对的存储器侧缓存库组相对应的一个缓存控制器库组。

6.如权利要求1所述的装置，其中：

所述计算逻辑包括SRAM，该SRAM包括所述标签缓存。

7.如权利要求4所述的装置，其中：

所述计算逻辑包括一个或多个SRAM，所述一个或多个SRAM包括所述标签缓存和所述第二标签缓存。

8.如权利要求1所述的装置，其中：

所述3D DRAM缓存的所述多层DRAM单元包括：

多个NMOS DRAM层，所述多个NMOS DRAM层中的每一层包括NMOS选择晶体管和存储元件，以及

PMOS层，包括PMOS晶体管，以与来自所述多个NMOS DRAM层中的一个或多个层的NMOS晶体管相结合形成CMOS电路。

9.如权利要求1所述的装置，其中：

所述3D DRAM缓存的所述多层DRAM单元包括金属互连之间的多层薄膜选择晶体管和存储元件。

10.如权利要求1所述的装置，其中：

所述3D DRAM缓存被堆叠在所述计算逻辑上方。

11.如权利要求1所述的装置，其中：

所述计算逻辑被堆叠在所述3D DRAM缓存上方。