[发明专利]电流切换电路及其控制方法

说明书

本申请涉及一种电流切换电路及其控制方法，包括：供电电源，电流输入端，第一电流输出端，第二电流输出端，第一电流镜单元，第二电流镜单元，第三电流镜单元，第一反馈单元，第二反馈单元，信号接收单元；第三电流镜单元的输入端与电流输入端相连，输出端与信号接收单元的输入端相连，信号接收单元的第一输出端与第一电流镜单元的输入端相连，信号接收单元的第二输出端与第二电流镜单元的输入端相连，第一电流镜的输出端与第一电流输出端相连，第二电流镜的输出端与第二电流输出端相连，第一反馈单元输入端与第一电流镜单元相连，输出端与第二电流镜单元相连，第二反馈单元输入端与第二电流镜单元相连，输出端与第一电流镜单元相连。

技术领域

本申请涉及电路结构技术领域，特别地涉及一种电流切换电路及其控制方法。

背景技术

在模拟集成电路设计中往往需要对电流信号的通路进行选择来达到电流切换的目的，目前比较常用的方法是采用两个传输门来控制电流的切换，但这种方法存在一定的局限性，首先传输门是存在导通阻抗的，电流经过该等效电阻后产生压降会对后一级电路产生限制，其次就是开关的速度受限。

发明内容

针对上述问题，本申请提供一种电流切换电路及其控制方法，解决了相关技术中采用两个传输门来控制电流切换，导通阻抗导致对后一级电路产生限制，且开关速度受限的技术问题。

第一方面，本申请提供了一种电流切换电路，所述电路包括：

供电电源，电流输入端，第一电流输出端，第二电流输出端，第一电流镜单元，第二电流镜单元，第三电流镜单元，第一反馈单元，第二反馈单元，信号接收单元；

其中，所述第三电流镜单元的输入端与所述电流输入端相连，输出端与所述信号接收单元的输入端相连，所述信号接收单元的第一输出端与所述第一电流镜单元的输入端相连，所述信号接收单元的第二输出端与所述第二电流镜单元的输入端相连，所述第一电流镜的输出端与所述第一电流输出端相连，所述第二电流镜的输出端与所述第二电流输出端相连，所述第一反馈单元输入端与所述第一电流镜单元相连，输出端与所述第二电流镜单元相连，所述第二反馈单元输入端与所述第二电流镜单元相连，输出端与所述第一电流镜单元相连，所述供电电源用于为整个电流切换电路供电。

在一些实施例中，所述第三电流镜单元，包括：第一晶体管和第二晶体管；

所述信号接收单元，包括第三晶体管和第四晶体管；

所述第一反馈单元，包括第五晶体管和第六晶体管；

所述第二反馈单元，包括第七晶体管和第八晶体管；

所述第二电流镜单元，包括：第七晶体管和第九晶体管；

所述第一电流镜单元，包括：第五晶体管和第十晶体管；

其中，所述电流输入端分别与第一晶体管的漏极和栅极相连，所述第一晶体管的源极接地，第二晶体管的栅极与所述第一晶体管的栅极相连，所述第二晶体管的源极接地，所述第二晶体管漏极分别与第三晶体管的源极和第四晶体管的源极相连，所述第三晶体管的漏极分别与第十晶体管的栅极、第五晶体管的漏极、第六晶体管的栅极和第七晶体管的漏极相连，所述第四晶体管的漏极分别与所述第六晶体管的漏极、所述第七晶体管的栅极、第八晶体管的漏极和第九晶体管的栅极相连，所述第十晶体管的漏极与所述第一电流输出端相连，所述第五晶体管的栅极与所述第六晶体管的栅极相连，所述第八晶体管的栅极与所述第七晶体管的栅极相连，所述第九晶体管的漏极与所述第二电流输出端相连，所述供电电源分别与所述第十晶体管的源极、所述第五晶体管的源极、所述第六晶体管的源极、所述第七晶体管的源极、所述第八晶体管的源极和所述第九晶体管的源极相连，用于为整个电流切换电路供电。

在一些实施例中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管为NMOS晶体管；所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管为PMOS晶体管。