[发明专利]一种无源器件堆叠滤波器晶圆级封装方法

说明书

本发明提供了一种无源器件堆叠滤波器晶圆级封装方法，将集成无源器件的第二晶圆上滤波器的电极位置相对应的位置制作通孔，将第二晶圆切分成芯片后，通过贴片的方式键合到滤波器晶圆的围堰上，滤波器的围堰暴露电极及功能区域，从而实现不同尺寸无源器件芯片与滤波器晶圆的晶圆级封装，不仅提高了封装效率，晶圆的利用率，而且还能够提高良品率，降低封装损耗。

技术领域

本发明属于涉及半导体技术领域，具体为滤波器芯片与无源器件集成的晶圆级封装技术。

背景技术

随着电子产品小型化、便携化以及智能化的发展，对应芯片的小型化与集成化需求在逐渐增加，越来越多的系统级集成封装(SIP，Systemin Packaging)需要集成无源器件(IPD，Integrated Passive Device)的集成。

而现有的波器芯片和无源器件封装在同一基板上，芯片集成度较低，封装尺寸较大，无法实现芯片封装小型化。并且通常是通过滤波器晶圆分离成单个芯片后，倒装在集成无源器件的基板上进行封装，工艺采用类似fan out工艺，成本和工艺复杂度均较高。在滤波器晶圆和无源集成器件基板晶圆键合在一起的晶圆级封装工艺中，只能满足同一类型和同一尺寸的材质键合，如果滤波器晶圆和无源集成晶圆材质和尺寸差别较大，则工艺上难以实现。

另一方面，虽然晶圆级封装能够提高封装加工效率，但由于在封装时同时对晶圆上的所有芯片进行封装，不论是好的芯片或坏的芯片都将被封装，因此在晶圆制作的良率不够高时，就会带来多余的封装成本和测试时间浪费。同时，在切割成单芯片时，封装结构或者材料影响划片效率和划片成品率。

发明内容

针对现有技术中存在不足，本发明提供了一种无源器件堆叠滤波器晶圆级封装方法，不仅能解决滤波器晶圆和无源集成器件封装的高度集成问题，实现无源集成器件和滤波器晶圆的不同尺寸和材质的晶圆级封装，进一步提高晶圆的空间利用率、封装效率和良品率。

本发明是通过以下技术手段实现上述技术目的的。

一种无源器件堆叠滤波器晶圆级封装方法，其特征在于，

提供一集成无源器件的第二晶圆，在所述第二晶圆上制作通孔，所述通孔的位置与滤波器的电极位置相对应；对第二晶圆背面进行减薄后，将第二晶圆切割分离成多个集成无源器件的芯片；

提供一承载滤波器的第一晶圆，在滤波器第一晶圆上制作围堰，所述围堰暴露出滤波器的电极和关键功能区；

将集成无源器件的芯片和第一晶圆上的滤波器位置一一对应得堆叠在滤波器第一晶圆上；集成无源器件的芯片和围堰一起组成了一个保护滤波器芯片关键功能区的空腔；且无源集成器件上的通孔位置对应围堰暴露滤波器的电极的位置；

在堆叠的集成无源器件的芯片和第一晶圆上制作钝化层，并暴露出滤波器电极的位置和无源集成器件电感和电容的引脚位置；

制作金属互联线将滤波器的电极和无源集成器件引脚引出到表面，再在金属互联位置和无源集成器件引脚上制作凸点；然后切割分离并封装。

进一步地，所述第一晶圆的材质为半导体材料、压电材料或非金属材料，第二晶圆的材质为半导体材料、非金属材料。

进一步地，所述半导体材料为硅、Ge、GaAs或SiC，所述压电材料为LiTaO₃、LiNbO₃或AlN，所述非金属材料为玻璃或陶瓷。

进一步地，所述集成有无源器件的第二晶圆是通过物理气相沉积(简称PVD)、等离子体增强化学气相沉积(简称PECVD)、化学气相沉积(简称CVD)、化学机械研磨(简称CMP)、光刻和刻蚀工艺在第二晶圆上制作出无源器件，所述无源器件为电感、电阻和/或电容。

进一步地，所述通孔采用干法刻蚀、湿法刻蚀或激光打孔加工而成，通孔的直径＞1um。