[发明专利]半导体器件及其制造方法

说明书

本公开涉及半导体器件及其制造方法。一种方法包括：穿过半导体衬底的第一表面对区域进行掺杂；在半导体衬底内形成多个掺杂结构，其中，多个掺杂结构中的每一个都沿着垂直方向延伸并且与掺杂区域接触；在第一表面之上形成多个晶体管，其中，晶体管中的每一个包括一个或多个源极/漏极结构，该一个或多个源极/漏极结构通过掺杂结构中的相应一个电耦合到掺杂区域；在第一表面之上形成多个互连结构，其中，互连结构中的每一个电耦合到晶体管中的至少一个；以及基于通过半导体衬底的第二表面检测在掺杂区域上存在的信号，测试互连结构和晶体管之间的电连接，第二表面与第一表面相反。

技术领域

本公开总体涉及半导体器件及其制造方法。

背景技术

用于使集成电路小型化的一种方式是通过使用衬底的与正面相反的背面的电路，即通过使用背面电路。这种背面电路可以包括例如背面电源轨。使用背面电路可以允许使用衬底的正面的较小电路元件，即在正面电路中。然而，背面电路的制造是一个昂贵的过程。如果正面电路存在缺陷，则可能会浪费制造背面电路的成本。

发明内容

根据本公开的一个方面，提供了一种制造半导体器件的方法，包括：穿过半导体衬底的第一表面对区域进行掺杂，其中，所述区域至少沿着横向方向延伸；在所述半导体衬底内形成多个掺杂结构，其中，所述多个掺杂结构中的每一个都沿着垂直方向延伸并且与掺杂区域接触；在所述第一表面之上形成多个晶体管，其中，所述晶体管中的每一个包括一个或多个源极/漏极结构，该一个或多个源极/漏极结构通过所述掺杂结构中的相应一个电耦合到所述掺杂区域；在所述第一表面之上形成多个互连结构，其中，所述互连结构中的每一个电耦合到所述晶体管中的至少一个；以及基于通过所述半导体衬底的第二表面检测在所述掺杂区域上存在的信号，测试所述互连结构和所述晶体管之间的电连接，所述第二表面与所述第一表面相反。

根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：穿过半导体衬底的第一表面形成掺杂层；在所述半导体衬底的第一表面之上形成多个晶体管，其中，所述多个晶体管可操作地耦合到所述掺杂层；通过在所述第一表面之上形成多个第一互连结构将所述晶体管彼此耦合；通过所述第一互连结构施加测试信号；以及通过从所述半导体衬底的第二表面监测在所述掺杂层上存在的信号来检查所述晶体管和所述第一互连结构之间的电连接，所述第二表面与所述第一表面相反。

根据本公开的又一方面，提供了一种用于测试半导体器件的系统，包括：半导体器件，包括：半导体衬底，具有在所述衬底的厚度内的掩埋掺杂层；多个栅极全环绕(GAA)晶体管，在所述半导体衬底的第一侧，其中，所述多个晶体管可操作地耦合到所述掩埋掺杂层；以及多个互连结构，在所述半导体衬底的第一侧的所述多个GAA晶体管之间；测试设备，在所述半导体衬底的第二侧，所述第二侧与所述第一侧相反；所述测试设备被配置为测试所述GAA晶体管之间的所述多个互连结构中的电连接。

附图说明

在结合附图阅读时，可以通过下面的具体实施方式来最佳地理解本公开的各方面。应当注意，根据该行业的标准惯例，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意地增大或减小。

图1示出了本公开的一般方法。

图2A示意性地示出了一种结构，该结构包括具有掩埋掺杂层的衬底，该衬底具有正面电路，但没有形成背面电路。图2B示意性地示出了使用测试设备(例如，显微镜)来测试图2A中的衬底的正面电路，该测试设备面向衬底的背面放置。图2C示意性地示出了在正面电路通过了图2B的测试的情况下，由图2A的结构形成的最终结构。图2C中的最终结构具有背面电路和与图2A中的结构相同的正面电路。

图3示出了结构的示例性布局设计，该结构包括具有掩埋掺杂层的衬底，该衬底具有正面电路，但没有形成背面电路。

图4提供了在具有掩埋掺杂层的衬底的正面形成的示例性电路(“正面电路”)的透视图，该衬底具有正面电路，但没有形成背面电路。