[发明专利]连接孔的制作方法、半导体器件、存储器及制作方法

说明书

本发明实施例公开了一种连接孔的制作方法、半导体器件、存储器及制作方法。所述方法包括：提供导电层，以及位于所述导电层上的绝缘层；在所述绝缘层上依次形成多个中间层和掩膜层，所述掩膜层具有开口，任意相邻两个所述中间层的材料不同；通过所述开口，依次在所述多个中间层中形成通孔，且在每形成一个通孔后，去除位于所形成的通孔所在的中间层上的膜层；通过所述通孔，在所述绝缘层中形成连接孔；所述开口、所述通孔和所述连接孔的尺寸依次减小。本发明实施例能够缩小连接孔的尺寸，进而缩小半导体器件的体积。

技术领域

本发明涉及半导体技术领域，尤其涉及一种连接孔的制作方法、半导体器件、存储器及制作方法。

背景技术

目前，连接孔的制作方法是在绝缘层上形成掩膜层，通过掩膜层中的开口在绝缘层中刻蚀连接孔。但是，由于工艺限制，掩膜层中开口的尺寸难以进一步缩小，导致所形成的连接孔的尺寸难以进一步缩小。

发明内容

本发明提供一种连接孔的制作方法、半导体器件、存储器及制作方法，能够缩小连接孔的尺寸，进而缩小半导体器件的体积。

本发明提供一种连接孔的制作方法，包括：

提供导电层，以及位于所述导电层上的绝缘层；

在所述绝缘层上依次形成多个中间层和掩膜层，所述掩膜层具有开口；任意相邻两个所述中间层的材料不同；

通过所述开口，依次在所述多个中间层中形成通孔，且在每形成一个通孔后，去除位于所形成的通孔所在的中间层上的膜层；

通过所述通孔，在所述绝缘层中形成连接孔；所述开口、所述通孔和所述连接孔的尺寸依次减小。

进一步地，所述连接孔的尺寸小于预设尺寸。

进一步地，每个所述中间层的厚度小于或等于预设厚度；在所述掩膜层朝向所述绝缘层的方向上，所述多个中间层的厚度逐渐增大，或者所述多个中间层的厚度相同。

进一步地，所述连接孔的尺寸越小，所述中间层的数量越多。

进一步地，所述多个中间层包括依次位于所述掩膜层与所述绝缘层之间的第一中间层、第二中间层和第三中间层；

所述通过所述开口，依次在所述多个中间层中形成通孔，且在形成每个通孔时，去除所形成的通孔所在中间层上的膜层的步骤，包括：

通过所述开口，在所述第一中间层中形成第一通孔，并去除所述掩膜层；

通过所述第一通孔，在所述第二中间层中形成第二通孔，并去除所述第一中间层；

通过所述第二通孔，在所述第三中间层中形成第三通孔，并去除所述第二中间层。

进一步地，所述第一中间层与所述第三中间层的材料相同，所述第二通孔包括第一子孔和第二子孔；

所述通过所述第一通孔，在所述第二中间层中形成第二通孔，并去除所述第一中间层的步骤，包括：

通过所述第一通孔，在所述第二中间层中形成所述第一子孔；

去除所述第一中间层；

通过所述第一子孔，在所述第二中间层中形成与所述第一子孔相连通的所述第二子孔。

进一步地，所述第一中间层和所述第三中间层的材料均包括碳。

进一步地，所述通过所述通孔，在所述绝缘层中形成连接孔的步骤，包括：

通过所述第三通孔，在所述绝缘层中形成所述连接孔，并去除所述第三中间层。

进一步地，所述第二中间层与所述绝缘层的材料相同；