[发明专利]一种低工艺角偏差延时电路在审
申请号: | 202210022585.1 | 申请日: | 2022-01-10 |
公开(公告)号: | CN114531141A | 公开(公告)日: | 2022-05-24 |
发明(设计)人: | 张纪夫;储子元 | 申请(专利权)人: | 芜湖威尔芯半导体有限公司 |
主分类号: | H03K17/284 | 分类号: | H03K17/284 |
代理公司: | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人: | 王海栋 |
地址: | 241000 安徽省芜湖市弋江区芜湖高*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 工艺 偏差 延时 电路 | ||
本发明提供了一种低工艺角偏差延时电路,包括低工艺角偏差电流镜电路和延时模块,低工艺角偏差电流镜电路通过根据自身的输入电压生成两路电流,并调整自身器件参数使得两路电流相对于工艺角变化系数呈相反数,将两路电流输入至延迟模块,并控制延迟模块启动,延迟模块通过自身的充放电过程,产生固定时间的延迟信号。本发明通过两路电流相对于工艺角变化系数的相互抵消,从而大大降低了工艺角变化带来的延时大幅度变化,使得延迟模块可以产生一个设定时间且不受工艺角偏差影响的延时信号,本发明的延迟信号精度较高,可广泛应用于需要延时电路的结构当中。
技术领域
本发明属于集成电路技术领域,具体涉及一种低工艺角偏差延时电路。
背景技术
延时电路是集成电路中不可或缺的基本构成模块,被广泛的应用在保护电路,振荡器,高压驱动电路中,它的作用是为信号提供一个设定时间T 的延时时间。由于目前的延时电路产生的延时时间都是基于电容大小以及对电容充电电流的大小。在不同工艺角下,基准电路提供的基准电流会发生较大的变化,导致延时时间差别很大。
现有技术中常见的处理方法是通过提高对于基准电路的设计要求从而改善不同工艺角下基准电路提供的基准电流精度。但是通过这种方式产生缺点是:一是对于基准电路设计更加复杂,加大了设计难度;二是电路中其余参数也随工艺角变化,导致该方法并不能很好的降低延时时间偏差。
因此,对于工艺角变化偏差要求精度较高的电路,现有的延时电路产生的延时时间较长,会对后续电路的正常工作造成很大影响。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种低工艺角偏差延时电路。本发明要解决的技术问题通过以下技术方案实现:
本发明提供的一种低工艺角偏差延时电路包括:
低工艺角偏差电流镜电路和延时模块,低工艺角偏差电流镜电路包括电流镜以及开关结构电路;
低工艺角偏差电流镜电路,用于根据自身的输入电压生成两路电流,并调整自身器件参数使得两路电流相对于工艺角变化系数呈相反数,将两路电流输入至延迟模块,并控制延迟模块启动;
延迟模块,用于在启动时通过自身的充放电过程,产生固定时间的延迟信号。
可选的,低工艺角偏差电流镜电路包括第一MOS管M1、第二MOS 管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS 管M6、第七MOS管M7、第八MOS管M8;
其中,第一MOS管M1的栅极和第七MOS管M7的栅极均连接第一输入电源端VBIASP;第一MOS管(M1)的源极、第五MOS管(M5)的源极、第六MOS管(M6)的源极和第七MOS管(M7)的源极均连接第四输入电源端 VDD;第二MOS管M2的栅极以及第八MOS管M8的栅极均连接第二输入电源端VIN;第一MOS管M1的漏极连接第二MOS管M2的源极;第二 MOS管M2的漏极连接第三MOS管M3的栅级、第四MOS管M4的栅级和第三MOS管M3的漏级;第三MOS管(M3)的源极以及第四MOS管(M4) 的源极均连接接地端;第四MOS管M4的漏极连接第五MOS管M5的漏极、第五MOS管M5的栅极、第六MOS管M6的栅极;第七MOS管M7 的漏极连接第八MOS管M8的源极;第六MOS管M6的漏极输出第一路电流至延迟模块,第八MOS管M8的漏极输出第二路电流至延迟模块。
可选的,延时模块包括第一电容C1、第九MOS管M9和第十MOS管 M10;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芜湖威尔芯半导体有限公司,未经芜湖威尔芯半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210022585.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种铁氧体磁瓦过通规检测线
- 下一篇:一种外壳打开监测方法