[发明专利]配线结构体及其制造方法、以及半导体封装件

说明书

本发明公开一种具备在绝缘树脂层上形成配线的工序的制造配线结构体的方法。形成配线的工序包括：通过伴随表面改性的处理方法处理绝缘树脂层表面，在绝缘树脂层的表层形成包含空孔的改性区域；在绝缘树脂层的表面上通过溅射形成种子层；及在种子层上通过电解铜镀敷形成配线。公开的方法可以依次包括：利用用于提高密合性的表面处理剂处理配线的表面，形成覆盖配线的表面的表面处理剂层的工序；通过伴随表面改性的处理方法处理第1层的绝缘树脂层的表面，在第1层的绝缘树脂层的表层形成包含空孔的改性区域的工序。

技术领域

本发明涉及一种配线结构体及其制造方法、以及半导体封装件。

背景技术

在将不同性能的半导体芯片混合安装于一个封装中的安装方式中，从制造成本的观点出发，半导体芯片间的高密度互连(interconnect)技术的重要度逐渐增加(专利文献1)。

以往技术文献

专利文献

专利文献1：日本特表2003-318519号公报

发明内容

发明要解决的技术课题

在专利文献1中所记载的技术中，在进行基于除胶渣处理液的处理之后，通过无电解镀敷来形成种子层。通过向种子层供电来在种子层的表面上形成导电部。专利文献1中所记载的技术通过进行湿式除胶渣处理而使绝缘层的表面粗糙化。通过使绝缘层的表面粗糙化，由于锚定效应，种子层与绝缘层的密合性提高。

然而，当在绝缘树脂层上形成微细的配线时，根据本发明人等的见解，若为了获得锚定效应而使绝缘树脂层的表面粗糙化，则具有容易产生如配线倒塌或配线的一部分从绝缘层剥离而产生缺损之类的缺陷的倾向。尤其，当形成L/S(线/间隙)为10/10μm以下的微细的配线时，该倾向显著。

因此，本发明的一侧面涉及一种方法，其能够抑制产生配线的缺陷的同时，制造具有设置于绝缘树脂层上的微细的配线的配线结构体。

当制造具有2层以上的绝缘树脂层和设置于相邻的绝缘树脂层之间的配线的配线结构体时，为了提高与绝缘树脂层的密合性，有时通过用表面处理剂处理配线来形成覆盖配线的表面的表面处理剂层。但是，有时相邻的绝缘树脂层之间的密合性不足。尤其，在高频对应的绝缘树脂层的情况下，由于树脂的极性低，因此具有绝缘树脂层彼此的密合性容易不足的倾向。因此，期望充分维持覆盖配线的表面处理剂层的同时，提高相邻的绝缘树脂层之间的密合性。

本发明的另一侧面涉及一种方法，其当通过包括针对配线的表面形成用于提高密合性的表面处理剂层的方法来制造具有2层以上的绝缘树脂层和设置于相邻的绝缘树脂层之间的配线的配线结构体时，保留表面处理剂层的同时，提高相邻的绝缘树脂层之间的密合性。

用于解决技术课题的手段

本发明的一侧面提供一种制造配线结构体的方法，其具备在绝缘树脂层上形成配线的工序。所述形成配线的工序依次包括：通过伴随表面改性的处理方法处理所述绝缘树脂层的表面，在所述绝缘树脂层的表层形成包含空孔的改性区域；在所述绝缘树脂层的所述表面上通过溅射形成包含1层以上的金属层的种子层；在所述种子层上形成具有包含供所述种子层露出的开口部的图案的抗蚀剂；在露出于所述开口部内的所述种子层上通过电解铜镀敷形成所述配线；去除所述抗蚀剂；及去除所述种子层中未被所述配线覆盖的部分。

本发明的另一侧面提供一种配线结构体，其具备：绝缘树脂层；种子层，设置于所述绝缘树脂层上，且包含1层以上的金属层；及铜配线，设置于所述种子层上。在所述绝缘树脂层的所述种子层侧的表层形成有包含空孔的改性区域，形成所述种子层的金属的一部分进入到所述空孔内。

本发明的另一侧面提供一种半导体封装件，其具备：所述配线结构体；及半导体芯片，连接于所述配线结构体的配线。