[发明专利]存储器器件及其异步多面独立读取操作

权利要求书

1.一种存储器器件，包括：

N个存储器面，其中，N是大于1的整数；

第一微控制器单元(MCU)，所述第一微控制器单元被配置为提供用于所述N个存储器面中的一个存储器面的异步多面独立(AMPI)读取控制信号，以控制对所述存储器面的AMPI读取操作，并且提供用于所述N个存储器面中的每个存储器面的非AMPI读取控制信号，以控制对每个存储器面的非AMPI读取操作；

N-1个AMPI读取单元，每个所述AMPI读取单元被配置为提供用于N-1个存储器面中的相应存储器面的AMPI读取控制信号，以控制对所述相应存储器面的AMPI读取操作；以及

多路复用电路，所述多路复用电路耦合到所述N个存储器面、所述第一MCU和所述N-1个AMPI读取单元，并且被配置为在非AMPI读取操作中，将非AMPI读取控制信号从所述第一MCU引导到每个存储器面，并且在AMPI读取操作中，将N个AMPI读取控制信号中的每个AMPI读取控制信号从所述第一MCU或者所述N-1个AMPI读取单元中的对应AMPI读取单元引导到所述相应存储器面。

2.根据权利要求1所述的存储器器件，还包括：

接口，所述接口耦合到所述多路复用电路并且被配置为控制所述多路复用电路，以在所述非AMPI读取操作中，将所述非AMPI读取控制信号从所述第一MCU引导到每个存储器面，并且在所述AMPI读取操作中，将每个AMPI读取控制信号从所述第一MCU或所述对应AMPI读取单元引导到所述相应存储器面。

3.根据权利要求1或2所述的存储器器件，其中，每个存储器面被配置为响应于接收到相应AMPI读取控制信号而独立地并且异步地执行读取操作。

4.根据权利要求1-3中的任何一项所述的存储器器件，其中，所述非AMPI读取操作包括同步多面独立(SMPI)读取操作、编程操作或擦除操作。

5.根据权利要求4所述的存储器器件，其中，每个存储器面被配置为响应于接收到SMPI读取控制信号而独立地并且同步地执行读取操作。

6.根据权利要求2所述的存储器器件，其中，

所述多路复用电路包括N-1个多路复用器(MUX)，所述N-1个多路复用器分别将所述N-1个AMPI读取单元耦合到所述N-1个存储器面；并且

所述N-1个MUX中的每个MUX包括耦合到所述N-1个存储器面中的相应存储器面的输出、从所述第一MCU接收所述非AMPI读取控制信号的第一输入、以及从相应AMPI读取单元接收所述AMPI读取控制信号的第二输入。

7.根据权利要求6所述的存储器器件，其中，所述接口包括指令解码器，所述指令解码器被配置为响应于获得AMPI读取指令，控制所述MUX中的一个MUX以使能从所述第二输入输出对应AMPI读取控制信号。

8.根据权利要求7所述的存储器器件，其中，所述指令解码器还被配置为响应于获得非AMPI读取指令，控制每个MUX以使能从所述第一输入输出所述非AMPI读取控制信号。

9.根据权利要求2所述的存储器器件，其中，所述接口包括指令解码器，所述指令解码器被配置为：

响应于获得AMPI读取指令，控制所述第一MCU或者所述AMPI读取单元中的一个AMPI读取单元以基于所述AMPI读取指令来生成对应AMPI读取控制信号；并且

响应于获得非AMPI读取指令，控制所述第一MCU以基于所述非AMPI读取指令来生成所述非AMPI读取控制信号。

10.根据权利要求1-9中的任何一项所述的存储器器件，其中，所述多路复用电路包括所述第一MCU与对应存储器面之间的一对一连接。

11.根据权利要求1-10中的任何一项所述的存储器器件，其中，所述N-1个AMPI读取单元中的每个AMPI读取单元包括第二MCU。