[发明专利]存储器器件及其操作方法在审
| 申请号： | 202180001089.1 | 申请日： | 2021-03-30 |
| 公开（公告）号： | CN113892137A | 公开（公告）日： | 2022-01-04 |
| 发明（设计）人： | 乔梁 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | G11C7/12 | 分类号： | G11C7/12;G11C8/08 |
| 代理公司： | 北京永新同创知识产权代理有限公司 11376 | 代理人： | 林锦辉 |
| 地址： | 430074 湖北省武*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 存储器 器件 及其 操作方法 | ||
1.一种存储器器件，包括：
存储器单元阵列，所述存储器单元阵列包括多个存储器单元列；
多条位线，所述多条位线分别耦合到所述多个存储器单元列；
电流控制电路，所述电流控制电路耦合到所述多条位线以控制放电操作中的放电电流，其中，所述放电操作对所述多条位线上的电荷放电；以及
放电使能电路，所述放电使能电路耦合到所述电流控制电路以使能所述放电操作。
2.根据权利要求1所述的存储器器件，其中，所述电流控制电路包括电流镜，所述电流镜具有与参考电流匹配的放电电流，以在所述放电操作中对所述多条位线放电。
3.根据权利要求1或2所述的存储器器件，其中，所述电流控制电路包括：
第一晶体管集，所述第一晶体管集具有多个第一晶体管，每个第一晶体管耦合到所述多条位线中的一条位线；以及
参考电流发生器，所述参考电流发生器耦合到所述第一晶体管集，以在所述放电操作中控制每个第一晶体管的放电电流。
4.根据权利要求1-3中的任何一项所述的存储器器件，其中，所述参考电流发生器包括提供所述参考电流的恒定电流源，并且每个第一晶体管具有与所述参考电流匹配的所述放电电流，以对所述多条位线中的一条位线放电。
5.根据权利要求1-4中的任何一项所述的存储器器件，其中，所述电流控制电路还包括：
隔离信号输入，所述隔离信号输入耦合到所述第一晶体管集，以在所述存储器器件不处于所述放电操作中时，使所述多个第一晶体管关断，并且将所述多条位线与所述放电使能电路隔离。
6.根据权利要求1-5中的任何一项所述的存储器器件，其中，所述电流控制电路还包括：
多路复用器，所述多路复用器耦合在所述参考电流发生器、所述隔离信号输入和所述第一晶体管集之间，
其中，所述参考电流发生器在所述放电操作中通过所述多路复用器耦合到所述第一晶体管集，并且在所述存储器器件不处于所述放电操作中时，所述隔离信号输入通过所述多路复用器耦合到所述第一晶体管集。
7.根据权利要求1-6中的任何一项所述的存储器器件，其中，所述多个第一晶体管是高电压晶体管。
8.根据权利要求1所述的存储器器件，其中，所述放电使能电路包括多个第二晶体管，每个第二晶体管通过所述电流控制电路耦合到所述多条位线中的一条位线。
9.根据权利要求1或8所述的存储器器件，其中，每个第二晶体管还耦合到地电压源。
10.根据权利要求1和权利要求8-9中的任何一项所述的存储器器件，其中，每个第二晶体管由放电使能信号控制，以在所述放电操作中接通所述放电使能电路。
11.根据权利要求1和权利要求8-10中的任何一项所述的存储器器件，其中，所述多个第二晶体管是低电压晶体管。
12.根据权利要求1所述的存储器器件，其中，所述多条位线被划分为多个群组，并且所述放电使能电路被配置为提供多个交错信号，以顺序地对所述多条位线的所述多个群组执行所述放电操作。
13.根据权利要求12所述的存储器器件，其中，所述放电使能电路包括串联的多个延迟元件，以用于提供所述放电使能信号的不同延迟。
14.根据权利要求13所述的存储器器件，其中，所述多个延迟元件中的每一个是数字时钟延迟器件或模拟时钟延迟器件。
15.根据权利要求1所述的存储器器件，其中，所述放电使能电路是所述存储器器件的外围电路。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202180001089.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：三维存储器器件及其形成方法
- 下一篇：存储器器件及其异步多面独立读取操作
