[发明专利]三维存储器器件及其形成方法

说明书

公开了三维(3D)存储器器件及其形成方法。在某些方面中，3D存储器器件包括：堆叠层结构，堆叠层结构包括交替的导电层和电介质层；沟道结构，沟道结构延伸穿过堆叠层结构；以及掺杂半导体层，掺杂半导体层包括板和从板延伸到沟道结构中的插塞。沟道结构包括存储器膜和半导体沟道。半导体沟道包括掺杂部分，并且半导体沟道的掺杂部分的部分在第一方向上延伸超过堆叠层结构。半导体沟道的掺杂部分外接掺杂半导体层的插塞。

背景技术

本公开涉及三维(3D)存储器器件及其制造方法。

通过改进工艺技术、电路设计、编程算法和制造工艺将平面存储器单元缩放到了更小的大小。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战并且成本高昂。结果，用于平面存储器单元的存储器密度接近上限。

3D存储器架构可以解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列和用于控制去往和来自存储器阵列的信号的外围器件。

发明内容

在一个方面中，一种3D存储器器件包括：堆叠层结构，堆叠层结构包括交替的导电层和电介质层；沟道结构，沟道结构延伸穿过堆叠层结构；以及掺杂半导体层，掺杂半导体层包括板和从板延伸到沟道结构中的插塞。沟道结构包括存储器膜和半导体沟道。半导体沟道包括掺杂部分，并且半导体沟道的掺杂部分的部分在第一方向上延伸超过堆叠层结构。半导体沟道的掺杂部分外接掺杂半导体层的插塞。

在另一方面中，一种3D存储器器件包括：堆叠层结构，堆叠层结构包括交替的导电层和电介质层；掺杂半导体层；以及沟道结构，沟道结构延伸穿过堆叠层结构。沟道结构包括存储器膜和半导体沟道。沟道结构包括存储器膜和半导体沟道。半导体沟道包括掺杂部分。沟道结构在第一方向上延伸超过堆叠层结构并且与掺杂半导体层接触。半导体沟道包括掺杂部分，掺杂部分在与第一方向相反的第二方向上延伸超过导电层中的一个导电层。

在又一方面中，提供了一种用于形成3D存储器器件的方法。在衬底上方形成填充层。在填充层上方形成堆叠层结构。形成沟道结构，沟道结构延伸穿过堆叠层结构和填充层。沟道结构包括存储器膜和半导体沟道。依次去除衬底和沟道结构的延伸超过填充层的部分，以暴露半导体沟道的部分。形成掺杂半导体层，掺杂半导体层与半导体沟道的暴露部分接触。局部地激活掺杂半导体层和半导体沟道的与掺杂半导体层接触的部分。

在再一方面中，一种系统包括被配置为存储数据的3D存储器器件以及耦合到3D存储器器件并且被配置为控制3D存储器器件的存储器控制器。3D存储器器件包括：堆叠层结构，堆叠层结构包括交替的导电层和电介质层；沟道结构，沟道结构延伸穿过堆叠层结构；以及掺杂半导体层，掺杂半导体层包括板和从板延伸到沟道结构中的插塞。沟道结构包括存储器膜和半导体沟道。半导体沟道包括掺杂部分，并且半导体沟道的掺杂部分的部分在第一方向上延伸超过堆叠层结构。半导体沟道的掺杂部分外接掺杂半导体层的插塞。

附图说明

并入本文并且形成说明书的一部分的附图示出了本公开的方面，并且与描述一起进一步用于解释本公开的原理并且使相关领域的技术人员能够制成和使用本公开。

图1A示出了根据本公开的一些方面的示例性3D存储器器件的截面的侧视图。

图1B示出了根据本公开的一些方面的另一示例性3D存储器器件的截面的侧视图。

图2示出了根据本公开的一些方面的图1A中的3D存储器器件中的示例性沟道结构的截面的放大侧视图。

图3A-图3O示出了根据本公开的一些方面的用于形成示例性3D存储器器件的制造工艺。

图4A-图4C示出了根据本公开的一些方面的用于形成另一示例性3D存储器器件的制造工艺。

图5示出了根据本公开的一些方面的用于形成3D存储器器件的示例性方法的流程图。