[实用新型]一种载流子迁移率高的MOSFET

说明书

本实用新型涉及半导体技术领域,公开了一种载流子迁移率高的MOSFET，硅衬底的顶部设有二氧化硅层，二氧化硅层的厚度在50nm～70nm之间，硅衬底的顶部的左部和右部分别设有掺杂层，二氧化硅层和掺杂层上设有介电层，介电层的厚度在25nm～35nm之间，介电层上在掺杂层的对应区域开设有接触孔，接触孔内设有金属电极，金属电极与掺杂层电连接，介电层的顶部在两金属电极之间设有栅极金属层，本实用新型通过增加二氧化硅层的厚度即增加本实用新型在实际制作时的二氧化硅层的生长和退火时间，有利于硅衬底上未被氧化的区域与二氧化硅层的接触界面的平坦化，进而降低硅衬底上未被氧化的区域与二氧化硅层的接触界面的粗糙度，进而抑制界面散射，提高MOSFET的电子迁移率。

技术领域

本实用新型涉及半导体技术领域，具体涉及一种载流子迁移率高的MOSFET。

背景技术

MOSFET由于其开关速度快、工作频率高和为电压控制等优点被广泛应用在大规模集成电路中。在MOSFET的性能参数中，其载流子迁移率主要影响MOSFET的两个重要性能，一是决定电导率的大小，二是影响工作频率的大小，MOSFET的载流子迁移率越大，其电导率和工作频率越大，反之则亦然。

在MOSFET的结构中，MOSFET的界面上的散射导致载流子迁移率降低。限制载流子峰值迁移率以短自由程散射为主，载流子散射效应和MO/OS界面粗糙度强相关，其中库伦散射和缺陷散射是载流子迁移率衰减的主因。目前为了MOSFET的载流子迁移率，有通过应用应力改善载流子迁移率，具体为在源漏区域引入SiC和SiGe材料让反型层产生单轴拉伸或压缩的应力以获得高性能n-/p沟道硅MOSFET，另外应变氮化硅覆盖层沉积也是一种在反型沟道中产生机械应力的有效方法，这些方法均通过屏蔽散射效应和能级简并提升了载流子迁移率。然而以上增加载流子迁移率的方法都增加了MOSFET的加工工艺步骤。

实用新型内容

鉴于背景技术的不足，本实用新型是提供了一种载流子迁移率高的MOSFET，该MOSFET的结构中不用引入SiC和SiGe材料便能提高其载流子迁移率。

为解决以上技术问题，本实用新型提供了如下技术方案：一种载流子迁移率高的MOSFET，包括硅衬底，所述硅衬底的顶部设有二氧化硅层，所述二氧化硅层的厚度在50nm～70nm之间，所述硅衬底的顶部的左部和右部分别设有掺杂层，所述掺杂层在所述硅衬底的顶部向下延伸的厚度大于所述二氧化硅层在所述硅衬底的顶部向下延伸的厚度，所述二氧化硅层和掺杂层上设有介电层，所述介电层的厚度在25nm～35nm之间，所述介电层上在所述掺杂层的对应区域开设有接触孔，所述接触孔内设有金属电极，所述金属电极与所述掺杂层电连接，所述介电层的顶部在两所述金属电极之间设有栅极金属层。

优选地，在某种实施方式中，所述二氧化硅层的厚度为60nm。

优选地，在某种实施方式中，所述介电层的厚度为30nm。

在某种实施方式中，所述硅衬底的电阻率在10KΩ～20KΩ之间。

在某种实施方式中，所述介电层的材质是三氧化二铝，所述介电层的介电常数是8.1。

在某种实施方式中，所述栅极金属层的材料是铝。

在某种实施方式中，所述硅衬底的晶面指数为110。

本实用新型与现有技术相比所具有的有益效果是：通过增加二氧化硅层的厚度即增加本实用新型在实际制作时的二氧化硅层的生长和退火时间，有利于硅衬底上未被氧化的区域与二氧化硅层的接触界面的平坦化，进而降低硅衬底上未被氧化的区域与二氧化硅层的接触界面的粗糙度，另外在使用氧来氧化硅衬底时，最初扩散的氧分布在整个硅衬底的顶部表面，会有很多随机分布的二氧化硅岛形成，高的氧化速率会导致三维岛的形成即让硅衬底的顶部不平坦，而本申请通过增加二氧化硅层的厚度来增加氧化时间可以给氧提供充分的横向扩散时间，有利于二维界面的形成，减小硅衬底顶部的界面原子，使硅衬底顶部更加平坦化，进而抑制界面散射，提高MOSFET的电子迁移率。