[实用新型]高功率密度的半导体器件

说明书

本实用新型公开一种高功率密度的半导体器件，包括：包覆于环氧封装体内的第一芯片基板、第二芯片基板和一端自环氧封装体中伸出的第一引脚、第二引脚，所述第一芯片基板包括用于与至少两颗芯片连接的第一支撑区和垂直于第一支撑区一端的第一引线区，所述第二芯片基板包括与第一支撑区平行间隔设置的第二支撑区和垂直于第二支撑区一端并位于第一支撑区远离第一引线区一端外侧的第二引线区，所述第二引线区靠近第二支撑区的一端具有一向下的第一折弯部，从而在第一折弯部两侧形成上水平部和下水平部。本实用新型不会发生因间距不足导致的相邻芯片之间、芯片与其他芯片基板之间碰撞引起的产品失效问题，提高了整体的加工良率和产品的稳定性。

技术领域

本实用新型涉及半导体封装技术领域，特别涉及一种高功率密度的半导体器件。

背景技术

近年来电源类产品小型化、轻量化发展的趋势越来越显著，对贴片式整流桥产品的功率密度也提出了更高的要求。现有封装结构受限于产品内部空间，难以封装更大尺寸的芯片，限制了整流桥产品功率密度的提升。现有封装结构主要存在以下缺陷：封装大尺寸芯片时，芯片间距不足，有芯片碰撞到一起导致产品失效的风险。

实用新型内容

本实用新型目的是提供一种高功率密度的半导体器件，该高功率密度的半导体器件不会发生因间距不足导致的相邻芯片之间、芯片与其他芯片基板之间碰撞引起的产品失效问题，提高了整体的加工良率和产品的稳定性。

为达到上述目的，本实用新型采用的技术方案是：一种高功率密度的半导体器件，包括：包覆于环氧封装体内的第一芯片基板、第二芯片基板和一端自环氧封装体中伸出的第一引脚、第二引脚，所述第一芯片基板包括用于与至少两颗芯片连接的第一支撑区和垂直于第一支撑区一端的第一引线区，所述第二芯片基板包括与第一支撑区平行间隔设置的第二支撑区和垂直于第二支撑区一端并位于第一支撑区远离第一引线区一端外侧的第二引线区，所述第二引线区靠近第二支撑区的一端具有一向下的第一折弯部，从而在第一折弯部两侧形成上水平部和下水平部，且位于第一支撑区外侧的所述下水平部的上表面在竖直方向上低于第一支撑区的下表面。

上述技术方案中进一步改进的方案如下：

1. 上述方案中，所述下水平部远离上水平部的一端自环氧封装体内向外伸出。

2. 上述方案中，所述下水平部靠近环氧封装体边缘区域具有一向下的第二折弯部，使得下水平部伸出环氧封装体区域的下表面与环氧封装体的下表面齐平。

3. 上述方案中，所述第二芯片基板的上表面上间隔设置有第一芯片、第二芯片且该第一芯片、第二芯片各自的正极与第一芯片基板电导通，所述第一芯片基板的上表面上间隔设置有第三芯片、第四芯片且该第三芯片、第四芯片各自的负极与第二芯片基板电导通，所述第一芯片的负极、第三芯片的正极通过一连接片与第一引脚位于环氧封装体内的一端电连接，所述第二芯片的负极、第四芯片的正极通过另一连接片与第二引脚位于环氧封装体内的一端电连接。

4. 上述方案中，所述第一芯片基板、第二芯片基板为铜基板。

由于上述技术方案运用，本实用新型与现有技术相比具有下列优点和效果：

本实用新型高功率密度的半导体器件，其通过第二芯片基板与第一芯片基板邻近部分，即第二引线区上的第一折弯部的设置，将在水平方向上相互靠近的两个芯片基板在竖直方向上做了空间分离，使得芯片可以安装于芯片基板的边缘处设置从芯片基板的边缘处向外伸出，在不增大产品结构的同时增加同一块芯片基板上多颗芯片间的间距，而不会发生因间距不足导致的相邻芯片之间、芯片与其他芯片基板之间碰撞引起的产品失效问题，提高了整体的加工良率和产品的稳定性。

附图说明

附图1为本实用新型高功率密度的半导体器件的结构示意图；

附图2为图1中A-A向剖视图。