[实用新型]一种VDMOS芯片及其电路应用结构有效
| 申请号: | 202122088554.X | 申请日: | 2021-08-31 |
| 公开(公告)号: | CN215896409U | 公开(公告)日: | 2022-02-22 |
| 发明(设计)人: | 杨正友;任炜强;谢文华 | 申请(专利权)人: | 深圳真茂佳半导体有限公司 |
| 主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L23/552;H03K17/687;H03K7/08 |
| 代理公司: | 北京维正专利代理有限公司 11508 | 代理人: | 朱鹏程 |
| 地址: | 518000 广东省深圳市南*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 vdmos 芯片 及其 电路 应用 结构 | ||
1.一种VDMOS芯片,其特征在于:包括半导体基座(1),所述半导体基座(1)分为源区(11)、漂移区(12)和基体区(13),所述源区(11)中贯穿设置有沟槽(111),且所述沟槽(111)贯穿所述漂移区(12)并延伸到所述基体区(13)中,所述源区(11)和所述基体区(13)极性相同,所述源区(11)和所述漂移区(12)极性相反;所述基体区(13)远离所述漂移区(12)的一侧设置有漏极金属层(14),所述源区(11)远离所述漂移区(12)的一侧设置有源极金属层(15);所述沟槽(111)内设置有栅极金属层(16),所述栅极金属层(16)与所述沟槽(111)内壁之间设置有绝缘层(17);所述栅极金属层(16)上设置有屏蔽层(18),所述屏蔽层(18)的两端分别延伸至所述沟槽(111)两侧的源区(11)上;所述栅极金属层(16)上设置有栅极引出线(161),所述栅极引出线(161)穿设在所述屏蔽层(18)上且端部位于所述屏蔽层(18)外。
2.根据权利要求1所述的VDMOS芯片,其特征在于:所述基体区(13)包括衬底层(131)和外延层(132),所述外延层(132)设置在所述衬底层(131)和所述漂移区(12)之间,所述沟槽(111)延伸至所述外延层(132)。
3.根据权利要求1所述的VDMOS芯片,其特征在于:所述源区(11)远离所述沟槽(111)的一侧设置有截止区(19),且所述截止区(19)与所述漂移区(12)相通。
4.根据权利要求3所述的VDMOS芯片,其特征在于:所述源区(11)极性为N型,所述漂移区(12)和所述截止区(19)极性为P型。
5.一种VDMOS电路应用结构,其特征在于:包括如权利要求1-4任一所述的VDMOS芯片,包括信号控制单元(2)、变压储能单元(3)和滤波单元(4);所述变压储能单元(3)包括两个输出端,所述VDMOS芯片连于任意一个输出端上;所述滤波单元(4)连于所述VDMOS芯片的另一端和所述变压储能单元(3)的另一个输出端之间。
6.根据权利要求5所述的VDMOS电路应用结构,其特征在于:所述VDMOS芯片的源极和漏极之间并联有RC吸收单元(5),所述RC吸收单元(5)包括缓冲电阻R2和缓冲电容C2,所述缓冲电阻R2和所述缓冲电容C2串联。
7.根据权利要求5所述的VDMOS电路应用结构,其特征在于:所述信号控制单元(2)包括信号发生器U1和运算放大器U2,所述信号发生器U1连于所述运算放大器U2的同相输入端,所述运算放大器U2的反相输入端和所述运算放大器U2的输出端之间依次串联有反馈电容C3和反馈电阻R3,所述运算放大器U2的输出端连于所述VDMOS芯片的栅极以用于控制所述VDMOS芯片的开启或关闭。
8.根据权利要求5所述的VDMOS电路应用结构,其特征在于:所述滤波单元(4)包括滤波电阻R1和滤波电容C1,所述滤波电阻R1和滤波电容C1并联。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳真茂佳半导体有限公司,未经深圳真茂佳半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202122088554.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种便于进行调节的支撑辊
- 下一篇:一种基于新型走线布局的灌装设备控制系统
- 同类专利
- 专利分类





