[发明专利]嵌埋电感结构及其制造方法

说明书

本发明公开了一种嵌埋电感结构，包括绝缘层、位于所述绝缘层内的电感以及位于所述绝缘层内和所述绝缘层上下表面的多层导电线路，还包括位于所述绝缘层内的多层导电铜柱层，所述电感和所述多层导电线路通过所述多层导电铜柱层导通连接，所述电感包括磁体以及与所述磁体直接接触的电感线圈，所述电感线圈由多层导电线圈和位于相邻导电线圈之间的导电铜柱构成，所述多层导电线圈分别呈带有缺口的环状且在缺口处断开，位于各导电线圈上下两侧的导电铜柱在纵向上的位置不同。还公开了一种嵌埋电感结构的制造方法。

技术领域

本发明涉及电子器件封装结构，具体涉及嵌埋电感结构及其制造方法。

背景技术

随着电子技术不断发展，产品中电感器件尺寸不断小型化，集成度越来越高，实现电感嵌埋的方式获得了广泛应用；同时对电感的电感量要求也越来越高。

现有基板嵌埋封装方案已经可以实现单颗电感或多颗电感嵌埋封装，如中国专利CN113053849A公开的基板嵌埋封装方案，将单颗或多颗电感一次性嵌埋于基板中；目前电感是使用嵌埋支撑框架，在框架内部设计导电铜柱，支撑框架空腔内填充磁性材料，在上面和下面使用导电线路连接导电铜柱，形成电感导电线圈。

现有嵌埋电感方案中导电线圈与磁性材料不直接接触，绝缘层的厚度影响电感量，厚度越厚电感的电感量越低；使用铜柱制作线圈，相邻线圈通过铜柱导通，铜柱大小影响线圈间距，无法实现密集线圈绕组，固定磁路长度内线圈匝数少，无法实现高电感值；线圈与磁性材料之间存在介质材料，同样的导电线圈尺寸，磁体尺寸无法最大化，影响电感值。

发明内容

本发明的实施方案涉及提供一种嵌埋电感结构及其制造方法，以解决上述技术问题。本发明使用线路层制作线圈，在线圈位置使用机械钻孔的方式形成腔体，可减少线圈与磁体接触的间距，磁体直接接触线圈，有效提升电感的电感量；线圈层之间可使用薄绝缘层压合或薄绝缘层丝印制作，可减小线圈层与层之间的厚度，可增加线圈匝数，有效提升电感的电感量；电感的线圈直接环绕在磁体表面，固定的线圈尺寸，实现磁体最大化，可有效提升电感的电感值。

本发明第一方面涉及一种嵌埋电感结构的制造方法，包括如下步骤：

(a)准备临时承载板；

(b)在所述临时承载板的至少一侧上制备第一导电线圈层以及位于所述第一导电线圈层上的第一导电铜柱层，其中所述第一导电线圈层包括第一导电线路和至少一个第一导电线圈，所述第一导电铜柱层分别与所述第一导电线路和所述第一导电线圈连通；

(c)在所述第一导电线圈层和所述第一导电铜柱层上形成第一绝缘层，并减薄所述第一绝缘层以暴露所述第一导电铜柱层的端部；

(d)重复步骤(b)和步骤(c)形成N层导电线圈层、N-1层导电铜柱层和N层绝缘层，其中N≥2；

(e)移除所述临时承载板；

(f)在N层导电线圈中形成电感腔体和外露于所述电感腔体内壁的电感线圈；

(g)在所述电感腔体内填充与所述电感线圈直接接触的磁体形成电感，并减薄所述磁体以使所述磁体的端部与所述电感线圈平齐；

(h)在所述N层绝缘层的上下表面上分别制备第N导电铜柱层和第N+1导电铜柱层，所述第N导电铜柱层分别与所述电感线圈和所述第N导电线路连通，所述第N+1导电铜柱层分别与所述电感线圈和所述第一导电线路联通；

(i)在所述第N导电铜柱层和所述第N+1导电铜柱层上分别形成第N+1绝缘层和第N+2绝缘层，减薄所述第N+1绝缘层和所述第N+2绝缘层以分别暴露所述第N导电铜柱层和所述第N+1导电铜柱层的端部；