[发明专利]一种肖特基二极管及其制备方法在审
申请号: | 202111521603.2 | 申请日: | 2021-12-13 |
公开(公告)号: | CN114038906A | 公开(公告)日: | 2022-02-11 |
发明(设计)人: | 单亚东;谢刚;胡丹 | 申请(专利权)人: | 广微集成技术(深圳)有限公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/872;H01L21/329 |
代理公司: | 深圳市恒程创新知识产权代理有限公司 44542 | 代理人: | 王启蒙 |
地址: | 518000 广东省深圳市南山区粤*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 肖特基 二极管 及其 制备 方法 | ||
1.一种肖特基二极管,其特征在于,包括:
衬底;
中间层,设于所述衬底的上侧,所述中间层包括外延层和位于外延层的上侧的氧化层,所述中间层的上部形成有多个沟槽,所述多个沟槽包括至少一个位于有源区的有源区沟槽和多个位于终端区的终端区沟槽,各所述沟槽具有对应所述外延层的第一内壁,所述第一内壁上设有栅氧化层,所述栅氧化层限定出通道;
多个第一多晶硅结构,对应填充在多个所述通道内;
至少两个间隔设置的第二多晶硅结构,设于所述终端区的所述中间层上,各所述第二多晶硅结构对应相邻两个第一多晶硅结构之间的区域设置,且各所述第二多晶硅结构的两端分别与所述两个第一多晶硅结构接触,以形成串联的多晶硅PN结,所述多晶硅PN结的击穿电压小于所述外延层的击穿电压。
2.如权利要求1所述的肖特基二极管,其特征在于,所述外延层为N型轻掺杂单晶硅层,掺杂浓度为1013~1018cm-3。
3.如权利要求1所述的肖特基二极管,其特征在于,所述第一多晶硅结构为N型重掺杂多晶硅,掺杂浓度为1017~1020cm-3。
4.如权利要求1至3任意一项所述的肖特基二极管,其特征在于,所述第二多晶硅结构为P型轻掺杂多晶硅,掺杂浓度为1013~1015cm-3。
5.如权利要求1所述的肖特基二极管,其特征在于,所述栅氧化层的厚度为
6.如权利要求1所述的肖特基二极管,其特征在于,多个所述终端区沟槽中,距离所述有源区最远的一个为截止环沟槽,其余为第一终端槽,每两个所述第一终端槽之间的间距为0.5~2μm。
7.如权利要求1所述的肖特基二极管,其特征在于,所述肖特基二极管还包括:
钝化层,设于所述第一多晶硅结构和所述第二多晶硅结构的上侧,且所述钝化层的两端显露出部分第一多晶硅结构;
势垒金属层,设于所述中间层和所述钝化层的上侧,所述势垒金属层具有对应所述钝化层的第一金属层单元,所述第一金属层单元设有贯穿至所述钝化层上表面的凹槽。
8.一种如权利要求1-7任意一项所述的肖特基二极管的制备方法,其特征在于,包括以下步骤:
S10、提供衬底,并在衬底的上侧制备外延层;
S20、在所述外延层的上侧制备氧化层,以形成中间层;
S30、在所述中间层上光刻、刻蚀以形成多个沟槽,各所述沟槽具有对应所述外延层的第一内壁;
S40、在所述第一内壁上制备栅氧化层,所述栅氧化层限定出通道;
S50、在多个所述通道内对应制备多个第一多晶硅结构;
S60、在位于所述终端区的所述中间层的上侧制备至少两个间隔设置的第二多晶硅结构。
9.如权利要求8所述的肖特基二极管的制备方法,其特征在于,步骤S60包括:
S61、在所述中间层的上侧进行多晶硅沉积,在多晶硅沉积过程中原位掺杂硼,以形成P型多晶硅;
S62、对所述P型多晶硅进行光刻、刻蚀,以去除有源区上侧的所述P型多晶硅、以及所述终端区上侧的部分所述P型多晶硅,得到至少两个间隔设置的第二多晶硅结构。
10.如权利要求8所述的肖特基二极管的制备方法,其特征在于,步骤S60包括:
S61、在所述中间层上侧进行多晶硅沉积,得到多晶硅,然后采用离子注入的方式在所述多晶硅上掺杂硼,退火,以形成P型多晶硅;
S62、对所述P型多晶硅进行光刻、刻蚀,以去除有源区上侧的所述P型多晶硅、以及所述终端区上侧的部分所述P型多晶硅,得到至少两个间隔设置的第二多晶硅结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广微集成技术(深圳)有限公司,未经广微集成技术(深圳)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111521603.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类