[发明专利]具有高阈值电压的SiC MOSFET及制造方法

权利要求书

1.一种具有高阈值电压的SiC MOSFET，其特征在于：包括衬底(1)，衬底(1)表面向上外延有耐压外延层(2)，耐压外延层(2)表面向上外延有电流扩展外延层(3)；电流扩展外延层(3)上表面间隔镶嵌有多个第一p阱区(4)，每个第一p阱区(4)中包围有一个第二p阱区(5)，各个第二p阱区(5)镶嵌在电流扩展外延层(3)上表面；每个第一p阱区(4)的结深为0.3μm～0.8μm，杂质浓度为1.0×10¹⁶cm^-3～1.0×10¹⁷cm^-3；

电流扩展外延层(3)内镶嵌有多个第三p阱区(6)，每个第三p阱区(6)完全对应遮蔽一个第二p阱区(5)的下表面；每个第二p阱区(5)的结深与第一p阱区(4)的结深相等；每个第三p阱区(6)的结深为0.1μm～0.5μm；第三p阱区(6)的掺杂浓度大于第一p阱区(4)，第二p阱区(5)的掺杂浓度是第三p阱区(6)与第一p阱区(4)掺杂浓度之和；

每个第二p阱区(5)上表面镶嵌有一个n+源区(7)，每个n+源区(7)的下表面高于所在的第二p阱区(5)的下表面；每个n+源区(7)的结深为0.2μm～0.4μm，杂质浓度为1.0×10¹⁸cm^-3～2.0×10¹⁹cm^-3；

相邻第一p阱区(4)之间的电流扩展外延层(3)上表面，依次间隔镶嵌有一组p+屏蔽区(8)和一个p+发射区(9)；

p+发射区(9)与第一p阱区(4)之间的电流扩展外延层(3)上表面、与p+发射区(9)最近邻的第一p阱区(4)的上表面、靠近p+发射区(9)一侧的第二p阱区(5)的上表面、靠近p+发射区(9)一侧区域的n+源区(7)上表面共同覆盖有栅氧化层(10)；栅氧化层(10)的上方覆盖有多晶硅栅(11)；

栅氧化层(10)侧壁、多晶硅栅(11)侧壁、多晶硅栅(11)上表面边缘共同覆盖有钝化介质层(12)；

没有覆盖栅氧化层(10)及钝化介质层(12)的第一p阱区(4)上表面、第二p阱区(5)上表面、n+源区(7)上表面共同覆盖有源极欧姆接触金属(13)，p+屏蔽区(8)上表面、p+屏蔽区(8)之间的电流扩展外延层(3)的上表面共同覆盖有源极欧姆接触金属(13)；

钝化介质层(12)上表面覆盖有隔离介质层(15)，包裹着多晶硅栅(11)与栅氧化层(10)侧壁但未被源极欧姆接触金属(13)包裹的钝化介质层(12)外侧侧壁也覆盖有隔离介质层(15)，未被隔离介质层(15)覆盖的源极欧姆接触金属(13)的上表面覆盖有源极PAD金属(16)，未被钝化介质层(12)覆盖的多晶硅栅(11)的上表面覆盖有栅极PAD金属(17)；

衬底(1)的下表面覆盖有漏极欧姆接触金属(14)，漏极欧姆接触金属(14)的下表面覆盖有漏极PAD金属(18)。

2.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的衬底(1)的材料选用n型的4H-SiC，厚度为150μm～350μm，施主杂质浓度为1.0×10¹⁸cm^-3～1.0×10¹⁹cm^-3。

3.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的耐压外延层(2)选用n型，厚度为4.0μm～40μm，杂质浓度为1.0×10¹⁴cm^-3～3.0×10¹⁶cm^-3；电流扩展外延层(3)选用n型，厚度为0.5μm～5.0μm，杂质浓度为1.0×10¹⁵cm^-3～1.0×10¹⁷cm^-3。