[发明专利]薄膜电容组及适用于高压SiC MOSFET模块的低杂感母排

说明书

本申请涉及功率器件，公开了一种薄膜电容组及适用于高压SiC MOSFET模块的低杂感母排，适用于高压SiC MOSFET模块的低杂感母排包括多个薄膜电容组，薄膜电容组连接于一块PCB基板上，PCB基板每一面上的薄膜电容组分别阵列设置，且正反两面的薄膜电容组错开设置，且薄膜电容组均靠近SiC MOSFET模块的功率模块接口设置，薄膜电容组包括两块低压薄膜电容，两块低压薄膜电容1通过PCB板连接。本申请提供的薄膜电容组及适用于高压SiC MOSFET模块的低杂感母排，极大降低了SiC MOSFET模块吸收电容母排的成本，降低了吸收电容母排的杂感，降低了制造难度，提高了整个电容母排的功率密度。

技术领域

本申请涉及功率器件，尤其涉及一种薄膜电容组及适用于高压SiC MOSFET模块的低杂感母排。

背景技术

目前，各个电容厂家常规母线薄膜电容一般耐压在1300V以下，在更高电压SiCMOSFET模块（≥1300V）的吸收电容设计中，通常需要采用叠层母排加定制薄膜电容设计方案，此方案由于要定制电容以及母排，会导致成本较高，同时，定制的高压薄膜电容通常单个杂感较大，使得整个吸收电容组的杂感难以得到有效降低。

发明内容

为了降低成本，同时降低杂感，本申请提供了一种薄膜电容组及适用于高压SiCMOSFET模块的低杂感母排，利用常规低压薄膜电容以及PCB，无需定制既能实现低杂感的吸收电路，能够有效降低成本，将低压薄膜电容应用于高压场合。

第一方面，本申请提供了一种薄膜电容组。

薄膜电容组，包括两块低压薄膜电容，两块所述低压薄膜电容通过PCB板串联连接。

通过采用上述技术方案，将两个常规的低压薄膜电容通过一个小块PCB板进行串联，合成一个薄膜电容组，使杂感降低至30nH以下，小于定制的高压薄膜电容。

第二方面，本申请提供了一种适用于高压SiC MOSFET模块的低杂感母排。

适用于高压SiC MOSFET模块的低杂感母排，包括PCB基板及多个薄膜电容组，薄膜电容组，包括两块低压薄膜电容，两块所述低压薄膜电容通过PCB板串联连接，所述PCB基板具有用于连接SiC MOSFET模块的功率模块接口及用于连接上级直流电源的正极输入端和负极输入端，所述薄膜电容组连接于所述PCB基板上。

通过采用上述技术方案，将两个常规的低压薄膜电容通过一个小块PCB板进行串联，合成一个薄膜电容组，使杂感降低至30nH以下，且利用常规低压薄膜电容以及PCB基板，无需定制既能实现低杂感的吸收电路，将低压薄膜电容应用于高压场合，有效降低了成本。

在一些实施方式中，所述PCB基板的正反面均连接有所述薄膜电容组功率模块接口。

通过采用上述技术方案，将薄膜电容组分别安装在PCB基板的上表面以及下表面，能够大大减小PCB基板的尺寸，降低成本，提高电容母排的功率密度。

在一些实施方式中，所述PCB基板每一面上的薄膜电容组分别阵列设置。

通过采用上述技术方案，有利于减小杂感。

在一些实施方式中，所述PCB基板正反两面的薄膜电容组错开设置。

通过采用上述技术方案，能够充分利用PCB基板空间，减小PCB基板尺寸。

在一些实施方式中，所述薄膜电容组均靠近所述功率模块接口设置。

通过采用上述技术方案，减小所有薄膜电容组到SiC MOSFET模块的距离，从而减小由PCB基板回路引入的杂感。

在一些实施方式中，所述PCB基板从下到上依次为：下层绝缘板、下层导体板、中间绝缘板、上层导体板及上层绝缘板，所述下层导体板上设有所述正极输入端，所述上层导体板设有所述负极输入端。