[发明专利]薄膜电容组及适用于高压SiC MOSFET模块的低杂感母排在审
| 申请号： | 202111342206.9 | 申请日： | 2021-11-12 |
| 公开（公告）号： | CN113936919A | 公开（公告）日： | 2022-01-14 |
| 发明（设计）人： | 刘弘耀;毛赛君;陈俊 | 申请（专利权）人： | 忱芯电子（苏州）有限公司 |
| 主分类号： | H01G4/33 | 分类号： | H01G4/33;H01G4/38;H05K1/18;H02M1/00 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 215200 江苏省*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 薄膜 电容 适用于 高压 sic mosfet 模块 杂感 | ||
1.薄膜电容组，其特征在于，包括两块低压薄膜电容（1），两块所述低压薄膜电容（1）通过PCB板（2）串联连接。
2.适用于高压SiC MOSFET模块的低杂感母排，其特征在于，包括PCB基板（20）及多个权利要求1所述的薄膜电容组（10），所述PCB基板（20）具有用于连接SiC MOSFET模块的功率模块接口（21）及用于连接上级直流电源的正极输入端（22）和负极输入端（23），所述薄膜电容组（10）连接于所述PCB基板（20）上。
3.根据权利要求2所述的适用于高压SiC MOSFET模块的低杂感母排，其特征在于，所述PCB基板（20）的正反面均连接有所述薄膜电容组（10）功率模块接口。
4. 根据权利要求3所述的适用于高压SiC MOSFET模块的低杂感母排，其特征在于，所述PCB基板（20）每一面上的薄膜电容组（10）分别阵列设置。
5.根据权利要求3或4所述的用于高压SiC MOSFET模块的低杂感母排，其特征在于，所述PCB基板（20）正反两面的薄膜电容组（10）错开设置。
6.根据权利要求5所述的用于高压SiC MOSFET模块的低杂感母排，其特征在于，所述薄膜电容组（10）均靠近所述功率模块接口（21）设置。
7.根据权利要求2所述的适用于高压SiC MOSFET模块的低杂感母排，其特征在于，所述PCB基板（20）从下到上依次为：下层绝缘板（201）、下层导体板（202）、中间绝缘板（203）、上层导体板（204）及上层绝缘板（205），所述下层导体板（202）上设有所述正极输入端（22），所述上层导体板（204）设有所述负极输入端（23）。
8.根据权利要求7所述的适用于高压SiC MOSFET模块的低杂感母排，其特征在于，所述功率模块接口（21）包括用于与功率模块正电极连接的正极输出端（211）和用于与功率模块负电极连接的负极输出端（212），所述正极输出端（211）位于所述下层导体板（202）上，所述负极输出端（212）位于一与所述PCB基板（20）连接的负极板上，所述PCB基板（20）与所述负极板通过同轴电阻连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于忱芯电子（苏州）有限公司，未经忱芯电子（苏州）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111342206.9/1.html，转载请声明来源钻瓜专利网。
